[发明专利]保护对准标记的方法及以此方法形成的半导体元件

说明书

技术领域

本发明一般是关于半导体的制造方法，特别是关于一种在平面化工艺中防止对准标记受损的方法以及以此方法形成的半导体元件。

背景技术

制造集成电路(integrated circuit，IC)的重点之一是在半导体构件的制造中将多个层(layer)互相对准(align)。也就是，将每一层精确地对准，以使得形成于其中的电路与设计相符并能距常地运作。然而，随着半导体元件的尺寸缩减，对准每一层的精确度是工艺中相当重要的关键。

层与层的对准通常会搭配使用被称为步进器(stepper)的工具。通过步进器，可自装载于步进器的掩模(mask)或标线(reticle)将电路图案投影至半导体晶片上的膜层上。通常，已被图案化的晶片相对于掩模来放置或对准。利用先前工艺中已被界定于晶片上的对准标记(alignment mark)，可完成对准，且可执行随后的步骤，例如投影图案(pattern)至半导体晶片上。

图1绘示在衬底10中的对准标记区域11的上视图。主动区域13、对准标记区域11及多个对准标记沟道(alignment mark trench)12可覆盖在衬底10上。对准标记沟道12可以任选的十字(cross)图案排列并形成于对准标记区域11中。此外，邻近的对准标记沟道12之间可界定出对准标记的平顶(flattop)14。

当晶片上形成更多层时，为了在中段的工艺中将晶片的表面构形(topography)平面化，可使用全面性(global)平面化技术，例如化学机械抛光(chemical and mechanical polish，CMP)，化学机械抛光包括将表面化学刻蚀及/或机械抛光/抛光。然而，化学机械抛光或其它平面化工艺，可能会损害晶片上的对准标记，而造成负载效应(loading effect)，其将于图2a至2f讨论。

请参照图2a，提供衬底200，衬底200可为p型(p-type)或n型(n-type)。衬底200可区分为主动区域(active area)210及预定义的(predefined)对准标记区域211。主动区域210上可用来形成电子元件特征；预定义的对准标记区域211则具有对准标记沟道207。对准标记沟道207可利用等离子体(plasma)刻蚀来形成。对准标记沟道207具有一所需深度，其与对准辐射波长(alignment radiation wavelength)的函数，例如λ/4有关。

然后，在衬底200上长出薄氧化层201。接着，在氧化层201上形成氮化硅(Si₃N₄)层202。

请参照图2b，通过光刻(photolithographic)图案化及刻蚀，在主动区域210形成图案化的氮化硅层208，以定义出浅沟道隔离(shallow trenchisolation，STI)区域220。

请参照图2c，将氧化层230沉积在氮化硅层202及208上，以填满STI区域220，形成STI特征221。

请参照图2d，以刻蚀工艺将部份的氧化层230移除，留下对准标记沟道207上的氧化层231，之后，再进行平面化工艺。平面化可包括一残留物移除工艺，例如CMP工艺，通过碱性溶剂(basic solvent)、抛光粒及悬浮液(suspension fluid)混合所形成的抛光液(slurry)湿润抛光垫来抛光晶片的表面，完成CMP工艺。CMP工艺可进行至到达终止层，例如氮化硅层202。

请参照图2e，然后将残留的氧化物231及氮化硅层202移除。接着，沉积多晶硅层(polysilicon layer)240。

请参照图2f，以STI氧化物221作为终止层，进行另一平面化工艺例如CMP时，由于氧化物221比多晶硅240坚硬很多，可能因而发生负载效应而损害对准标记。

发明内容