[发明专利]基于体硅的电容及其制造方法

说明书

技术领域

本发明涉及一种电容及其制造方法，具体的说，涉及一种基于体硅的电容及其制造方法。

背景技术

电容的构造一般是由两个平行的金属板以及两个金属板中间的绝缘材料所构成，电容的公式为C＝εS/4πkd，平行板电容器的电容C跟介电常数ε、正对面积S成正比，跟极板间的距离d成反比，式中k为静电力常量，介电常数ε由两极板之间介质决定。

应用在集成电路中的电容，通常都将电容形成在以某种介质形成的表面上，在此表面之下还有其他导电的金属连线或者金属层，而这些导电的金属连线或者金属层与电容耦合形成杂散电容，影响了集成电路信号传递速度，制约了芯片的性能。

发明内容

本发明要解决的技术问题是：提供一种基于体硅的电容及其制造方法，降低导电的金属连线或者金属层与电容耦合形成的杂散电容。

为了实现本发明目的，本发明提供一种基于体硅的电容，所述电容置于体硅上，所述电容包括：

第一电极结构，具有第一电极以及由所述第一电极延伸形成的若干彼此平行的第一延伸电极；

第二电极结构，具有第二电极以及由所述第二电极延伸形成的若干彼此平行的第二延伸电极；

所述第一延伸电极与所述第二延伸电极依次交互穿插。

所述第一延伸电极与所述第二延伸电极之间留有间隙。

所述第一延伸电极与所述第二延伸电极之间形成的各个间隙的宽度相等。

所述第一电极结构和所述第二电极结构的材质为铝或铜。

所述体硅包括：

背衬底；

在所述背衬底的表面上形成的绝缘层；

在所述绝缘层上形成沟槽氧化物；

在所述沟槽氧化物上形成的多晶硅层；

在所述多晶硅上方形成的介质层。

所述背衬底为硅。

所述绝缘层为氧化层。

所述氧化层优选为二氧化硅。

所述多晶硅层为CoSi。

本发明还提供一种如上述权利要求所述基于体硅的电容的制造方法，包括步骤：

在晶圆上形成背衬底；

在所述背衬底的表面上形成绝缘层；

在所述绝缘层上形成沟槽；

在所述沟槽内沉积形成沟槽氧化物；

在所述沟槽氧化物表面上形成多晶硅；

在所述多晶硅上方形成介质层；

在所述介质层上沉积金属层；

刻蚀部分金属层，使剩余部分金属层形成所述电容；

与现有技术相比，本发明的电容以体硅为衬底，使得所述电容与衬底之间不再含有导电的金属，并去除对应所述电容位置的背衬底，从而降低导电的金属连线或者金属层与电容耦合形成的杂散电容。

附图说明

图1为本发明基于体硅的电容的结构示意图；

图2为图1所示基于体硅的电容沿A-A截面的界面示意图。

具体实施方式

为了更清楚了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。

请参阅图1，图1为本发明基于体硅的电容的结构示意图。

本实施例的电容1包括：第一电极结构10和第二电极结构11，所述第一电极结构10和第二电极结构11的材质为铝或者铜。

所述第一电极结构10具有第一电极101以及由所述第一电极延伸形成的若干彼此平行的第一延伸电极100。

所述第二电极结构11具有第二电极111以及由所述第二电极延伸形成的若干彼此平行的第二延伸电极110；

所述第一延伸电极100与所述第二延伸电极111依次交互穿插。

请参阅图2，图2为图1所示基于体硅的电容沿A-A截面的界面示意图。本实施例所述电容1置于一衬底上，所述衬底为体硅衬底(Bulk CMOSSubstrate)，所述体硅衬底包含：背衬底5；在所述背衬底5的表面上形成的绝缘层4；在所述绝缘层4内形成的沟槽氧化物3；在所述沟槽氧化物3上形成的多晶硅层2，所述多晶硅层2为CoSi。在所述多晶硅层2上方形成的介质层6，所述介质层6可以为硅的氧化物或者硅的氮化物等形成。

所述背衬底5为硅，所述绝缘层4为氧化层，优选为二氧化硅。

所述第一延伸延伸电极100与所述第二延伸电极110之间留有间隙12，所述第一延伸电极100与所述第二延伸电极110之间形成的各个间隙12的宽度相等。

制造所述电容的步骤如下：

在晶圆上形成背衬底5；

在所述背衬底5的表面上形成绝缘层4；

在所述绝缘层4上沟槽；

在所述沟槽上沉积形成沟槽氧化物3；

在所述沟槽氧化物3表面上形成多晶硅2；