[发明专利]具有一侧接触的半导体器件及其制造方法

说明书

相关申请

本申请要求2009年9月30日提交的韩国专利申请10-2009-0093500的优先权，通过引用将其全文并入。

技术领域

本发明的示例性实施方案涉及一种制造半导体器件的方法，更具体地，涉及一种包括一侧接触的半导体器件以及制造该半导体器件的方法。

背景技术

随着半导体器件持续微型化和正在开发30nm或20nm工艺，常规技术正在达到其极限。为了克服此困难，通过使用垂直栅极(VG)和掩埋位线(BBL)正在寻求利用4F2工艺来进一步提高晶片利用率。

图1为常规半导体器件的截面图。参照图1，多个柱结构中的每个均包括：有源柱12、垂直于衬底11延伸的硬掩模层13、包围有源柱12外壁的栅极绝缘层14和垂直栅极15。衬底11包括通过利用杂质实施离子注入工艺而形成于其中的掩埋位线16。相邻的掩埋位线16通过沟槽17彼此隔离，并且沟槽17填充有层间电介质层18。

根据图1中所示的现有技术，通过经由离子注入工艺注入掺杂剂形成掩埋位线16，每个掩埋位线16均掩埋在垂直栅极15的下部。

然而，使用这种常规技术形成的掩埋位线16具有高电阻并因此会降低运行速度。而且，常规技术需要形成用于将相邻掩埋位线16相互隔离的沟槽17，使得单元变得较大以容纳沟槽形成。然而，这种单元尺寸增加不利于高度集成。

发明内容

本发明的一个实施方案涉及一种半导体器件以及一种制造半导体器件的方法，所述半导体器件可具有电阻减小的掩埋位线。

本发明的另一实施方案涉及一种半导体器件以及一种制造半导体器件的方法，所述半导体器件可具有用于接触后续在期望位置处形成的掩埋位线的单元结，并控制掺杂深度和剂量。

根据本发明的一个实施方案，一种半导体器件包括：多个有源区，每个有源区均设置为具有掺杂有杂质用于形成单元结的导电层图案，所述多个有源区通过沟槽彼此隔离；侧接触，所述侧接触设置为与有源区的导电层图案的侧壁连接；以及金属位线，每个金属位线均设置为与侧接触连接并填充每个沟槽的一部分。

根据本发明的另一实施方案，一种半导体器件包括：多个有源区，每个有源区均设置为具有第一侧壁和第二侧壁，所述多个有源区通过沟槽彼此隔离；侧接触，所述侧接触设置为与第一侧壁连接；单元结，所述单元结形成于每个有源区的待与侧接触连接的第一侧壁的侧面上的部分处；扩散阻挡区，所述扩散阻挡区形成于每个有源区的在第二侧壁的侧面上的部分处；以及金属位线，每个金属位线均设置为与侧接触连接并填充每个沟槽的一部分。

根据本发明的另一实施方案，一种制造半导体器件的方法包括：在半导体衬底上形成掺杂有杂质用于形成单元结的第一导电层；在第一导电层上形成第二导电层；通过蚀刻第二导电层和第一导电层形成多个有源区，所述多个有源区通过沟槽彼此隔离；形成侧接触，所述侧接触与有源区的第一导电层的侧壁连接；以及形成多个金属位线，每个金属位线均与侧接触连接并填充每个沟槽的一部分。

根据本发明的另一实施方案，一种制造半导体器件的方法包括：在半导体衬底上形成掺杂有第一杂质用于形成单元结的第一导电层；在第一导电层上形成第二导电层；通过蚀刻第二导电层和第一导电层形成多个有源区，每个有源区均具有第一侧壁和第二侧壁，其中所述多个有源区通过沟槽彼此隔离；将第二杂质进行离子注入到有源区的第一侧壁的侧面上的第一导电层的部分中；在第二侧壁的侧面上形成与有源区的第一导电层连接的侧接触；以及形成多个金属位线，每个金属位线均与侧接触连接并填充每个沟槽的一部分。

附图说明

图1为常规半导体器件的截面图。

图2为说明根据本发明第一实施方案的半导体器件的透视图。

图3A到3F为说明制造图2中所示半导体器件的方法的透视图。

图4为说明根据本发明第二实施方案的半导体器件的透视图。

图5A到5G为说明制造图4中所示半导体器件的方法的透视图。

图6A到6I为说明根据本发明第二实施方案用于形成接触区的方法的透视图。

图7为说明通过离子注入工艺形成单元结的方法的透视图。

具体实施方式

以下将参照附图更详细描述本发明的示例性实施方案。然而，本发明可以以不同形式来实现而不应解释为限于本文中所阐述的实施方案。而是，提供这些实施方案以使本公开充分和完整，并使得本领域技术人员能够充分理解本发明的范围。在整个公开中，在本发明的各个附图和实施方案中，相同的附图标记表示相同的部件。