[发明专利]SOC芯片器件

说明书

技术领域

本发明涉及一种半导体器件，尤其是一种SOC芯片器件。

背景技术

SDRAM(synchronous dynamic random access memory)同步动态随机访问存储器在现代电子设计中被广泛应用。其最大特点是高容量，高速度，被用作数据存储空间或者程序存储空间。其通常运行速度通常在几十兆，甚至百兆频率上。如此高速信号，极容易产生高频辐射信号。同时加上SDRAM信号线繁多，随之辐射源也增多，对板级EMI(电磁兼容性)提出了很高的要求。在手持终端方案设计中，SDRAM和FLASH等高速器件的辐射向来都是一个棘手的问题。在现有技术中，为了避免辐射所带来的干扰，SDRAM芯片器件和SOC芯片都是单独进行封装，然后分开设置在PCB板上，通过增加两个芯片之间的距离来减小干扰。

发明内容

本发明所要解决的技术问题是提供一种SOC芯片器件，能够大大的减小SDRAM芯片和射频模块的相互干扰，提高整个链路的信号信噪比，并且能够提高器件的集成度。

为解决上述技术问题，本发明SOC芯片器件的技术方案是，在所述SOC芯片器件封装内，还包括SDRAM芯片，所述SDRAM芯片与所述SOC芯片通过金线相连接。

作为本发明SOC芯片器件的进一步改进是，所述SDRAM芯片数据信号接口与封装的管脚之间还设置有上升下降时间控制电路，所述上升下降时间控制电路中包括开关电路，所述开关电路从电源端到接地端依次包括第一电阻、第一开关、第一PMOS管、第二开关和第二电阻，所述第一开关连接到第一PMOS管的源极，所述第二开关连接到第一PMOS管的栅极和漏极，所述第一PMOS管的栅极连接所述封装的管脚，所述第一PMOS管的源极通过一个电容接地，该第一PMOS管的源极还连接第二PMOS管的栅极，所述第二PMOS管的漏极和衬底端接地，第二PMOS管的源极连接所述SDRAM芯片与封装的管脚相对应的数据信号接口。

本发明非常有效的降低了SDRAM信号线所产生的电磁辐射，降低其对无线前端的干扰，提高了最后接收信号的信噪比，并且也提高了器件的集成度。

附图说明

下面结合附图和实施例对本发明作进一步详细的说明：

图1为本理想信号回流的示意图；

图2为实际情况中的信号回流示意图；

图3为信号回路的磁场耦合示意图；

图4为本发明SOC芯片器件中上升下降时间控制电路的示意图；

图5为本发明SOC芯片器件中芯片位置的示意图。

图中附图标记为

具体实施方式

电磁干扰即EMI(Electromagnetic Interference)，指系统通过传导或者辐射，发射电磁波并影响其他系统或本系统内其他子系统的正常工作。对于EMI，可以按照电磁干扰的途径来分为辐射干扰、传导干扰和感应耦合干扰三种形式。辐射干扰就是指如果骚扰源不是处在一个全封闭的金属外壳内，它就可以通过空间向外辐射电磁波，其辐射场强取决于装置的骚扰电流强度、装置的等效阻抗，以及骚扰源的发射频率。如果骚扰源的金属外壳带有缝隙与孔洞，则辐射的强度与干扰信号的波长有关。当如果孔洞的大小和波长可以比拟时，则可形成干扰子辐射源向四周辐射，辐射场中金属物还可以形成二次辐射；传导干扰，顾名思义，骚扰源主要是利用与其相连的导线向外部发射，也可以通过公共阻抗耦合，或接地回路耦合，将干扰带入其他电路，传导干扰是电磁干扰的一种重要形式；感应耦合干扰的途径是介于辐射途径与传导途径之间的第三条途径，当骚扰源的频率较低时，骚扰电源的辐射能力有限。同时骚扰又不直接与其它导体连接，此时电磁骚扰能量则通过与其相邻的导体产生感应耦合，将电磁能转移到其他导体上去，在邻近导体内感应出骚扰电流或者电压。感应耦合可以通过导体间的电容耦合的形式出现，也可以由电感耦合的形式或电容、电感混合出现。

EMI的产生通常有两种路径，主要是电压瞬变和信号回流两种。

对于高速数字期间，产生高频交流信号时的电压瞬变是产生电磁干扰的一个重要原因。数字信号在开关输出时产生的频谱不是单一的，而是融合了很多高次谐波分量，这些谐波的振幅由器件的上升或者下降时间来决定，信号上升和下降越快，开关频率越高，则产生的辐射能量越多。这个电磁能量的外泄就会造成电磁干扰问题。