[发明专利]半导体存储装置及其制造方法

说明书

技术领域

本发明涉及半导体存储装置及其制造方法。

背景技术

在诸如计算机的电子设备中，执行高速操作的高密度DRAM广泛地用作随机存取存储器。

然而，DRAM的制造工艺比用于电子设备的普通逻辑电路LSI或信号处理LSI更加复杂。结果，增加了DRAM的制造成本。此外，DRAM是挥发性存储器，并且在关断电源时失掉其存储的信息。为此，DRAM必须经过不断地刷新操作(即读取写入的信息(数据)、再放大信息和再一次将其写入的操作)。

考虑到这一点，作为即使断电也不失掉存储信息的非挥发存储器，已经提出了Fε-RAM(铁电存储器)和MRAM(磁存储器)等。在采用这些存储器之一的情况下，即使不提供电源，所写入的信息也可以长期保留。此外，在采用这些存储器之一的情况下，由于其非挥发性，刷新操作是不必要的，因此可以减少功率消耗。

然而，随着构成每个存储单元的存储元件尺寸的减少，对于上述非挥发存储器变得难于保证其作为存储元件的特性。出于这样的原因，难于减少元件尺寸到设计规则或制造工艺的限度。

考虑到这一点，作为具有适合于尺寸减少的的结构的存储器，已经提出了新型的存储元件。该存储元件具有这样的结构，其中包含特定金属的离子导体夹设在两个电极之间。通过使两个电极之一中包含离子导体(离子源)中的金属，当在两个电极之间施加电压时，包含在电极中的金属作为离子扩散进入离子导体中。结果，改变诸如离子导体的电阻值和电容的电特性。就特性改变的利用而言，可以构造存储装置(例如，见日本专利申请公开No.2006-173267，以及K.Aratani et al.：Proc.of IEEE IEDM 2007，p.p.783-786)。

图9是示出电阻改变型半导体存储装置的基本结构的示意图。

如图9所示，在基板110上形成的绝缘膜140中形成第一配线151。在绝缘膜140上，形成覆盖第一配线151的第一绝缘膜121。例如，第一绝缘膜121由硅碳氮化物膜122和氧化硅(TEOS)膜123的层叠膜形成。

在第一绝缘膜121中，形成到达第一配线151的第一开口部分1220。在第一开口部分1220中，形成连接到第一配线151的第一电极111。第一电极111由钨(W)、氮化钨(WN)或铜(Cu)等制作。第一电极111的表面和第一绝缘膜121的表面被平坦化以彼此近似齐平。

在第一绝缘膜121上，形成覆盖第一电极111的存储层112。存储层112由金属氧化物制作，如钽氧化物、铌氧化物、铝氧化物、铪氧化物和铬氧化物，或者由其混合材料制作。

在存储层112上，形成离子源层113。离子源层113包含铜(Cu)、银(Ag)和锌(Zn)中的至少一个以及诸如碲(Te)、硒(Se)和硫(S)的硫族元素中的至少一个。例如，包含CuTe、GeSbTe、CuGeTe、AgGeTe、AgTe、ZnTe、ZnGeTe、CuS、CuGeS、CuSe或CuGeSe等。此外，可以包含硼(B)、稀土元素或硅(Si)。

此外，在离子源层113上，形成第二绝缘层1230。在第二绝缘层123中，在与第一电极111相对的位置上形成到达离子源层113的第二开口部分124。此外，通过第二开口部分124，在第一电极111上面的离子源层113上形成第二电极114。

现有技术中的电阻型的半导体存储装置101构造为如上所述。

为了进一步最小化未来的装置，就填充性能而言提出了铜(Cu)作为电极材料。具体地讲，形成铜扩散防止层(阻挡金属层)和种子层(铜供电层)，然后通过镀覆填充铜，由此通过形成配线的铜镶嵌工艺生产电极。

在此情况下，为第一电极的铜配线形成扩散防止层。对于扩散防止层，通常采用诸如钽(Ta)和氮化钽(TaN)的钽基膜以及诸如钛(Ti)和氮化钛(TiN)的钛基膜。在此情况下，本发明的应用显示了钽基膜或钛基膜使电阻型半导体存储装置性能降低的问题。性能降低主要表现为重复操作数的减少。

可以想象，性能降低由给这些金属材料施加高强度电场时的扩散引起。就是说，金属在存储层中或在离子源层中的扩散影响这些层的固有特性，这使其变质。

发明内容

存在铜扩散防止层的材料使用钽基膜或钛基膜引起电阻改变型半导体存储装置性能下降的问题。

考虑到上述情况，所希望的是，通过采用不引起电阻改变型半导体存储装置性能下降的材料，能够形成铜扩散防止层。