[发明专利]相变化存储器的多晶硅栓塞双极性晶体管及其制造方法

说明书

技术领域

本发明是关于一种使用相变化存储材料的高密度存储装置及其制造 方法，其中，相变化存储材料可包括硫属化物材料及其它可编程电阻材料。

背景技术

相变化存储材料，如硫属化物材料及其它类似材料，在施加强度适用 于集成电路的电流时，可于非晶态与晶态之间进行相变化。大致非晶态的 电阻较大致晶态来得高，而此特性正可用于数据的表示。由于具备此种特 性，业界致力研究如何将可编程电阻材料应用于可随机读写存取的非易失 性存储电路。

由非晶态转变为晶态大致上属于低电流操作，而由晶态转变为非晶态 (此处称为复位)则大致上属于高电流操作。复位过程是使用短暂的高电流 密度脉冲来熔化或破坏晶体结构，之后相变化材料快速冷却，将熔融状态 的相变化材料予以淬火，使至少部份相变化材料可稳定存在非晶态。

由于相变化是由加热所引发，欲提高相变化材料的温度并造成相变 化，就必须提供相对高的电流。然而，因为场效晶体管是使用低电流来驱 动，对于具有场效晶体管存取装置的相变化存储单元而言，如何取得需要 的电流就成了问题。

虽然双极性结晶体管可提供较场效晶体管更大的电流驱动，但要将双 极性结晶体管与CMOS周边电路进行整合并不容易，且会让设计及工艺变 得非常复杂。

因此，有必要提供一种相变化存储单元，其具有与CMOS周边电路兼 容的双极性结晶体管存取装置，且其设计整合与工艺相对容易。

发明内容

本发明提供的一种存储装置，包括一单晶半导体衬底及位于衬底内的 多条字线，其中单晶半导体衬底具有第一导电性，且字线具有与第一导电 性相异的第二导电性。存储装置包括多个存储单元，其中某些存储单元包 括双极性结晶体管与存储元件。双极性结晶体管包括射极、基极以及集极， 其中，射极包括具有第一导电性的掺杂多晶硅，且与对应字线连接以定义 出pn结。基极利用位于射极下方的对应字线一部分所形成，集极包括位 于该基极下方的单晶半导体衬底一部分。

此处所描述的存储装置制造方法包括形成一具有第一导电性的单晶 半导体衬底，以及于该单晶半导体衬底内形成多个介电沟道。多条字线乃 形成于单晶半导体衬底内，字线是具有与第一导电性相异的第二导电性， 且相邻的字线是由介电沟道所分隔。该方法亦形成多个掺杂多晶硅栓塞、 多个存储元件、上电极以及多条位线，其中，掺杂多晶硅栓塞具有该第一 导电性，且与字线接触；存储元件是电性耦接至掺杂多晶硅栓塞；上电极 位于存储元件上；位线位于上电极上，且耦接至上电极。

此处所描述的存储装置包括相变化存储单元，其不但具有与CMOS 周边电路兼容的双极性结晶体管存取装置，且不需特别复杂的设计整合与 工艺即可生产。

本发明的其它特色与优点可配合图式、实施方式及权利要求范围来了 解。

附图说明

图1是部分存储单元阵列的示意图，其中存储单元包括具有多晶硅射 极的双极性结晶体管。

图2A～图2B为阵列中第一实施例的存储单元部分剖面图。

图2C为阵列中第一实施例的存储单元的俯视图。

图3A～图3B为阵列中第二实施例的存储单元部分剖面图。

图4A～图4B为阵列中第三实施例的存储单元部分剖面图。

图5A～图5B为阵列中第四实施例的存储单元部分剖面图。

图6～图20依序为制造存储单元阵列的各步骤。

图21～图24为图7A～图7B所示制造字线步骤的另一实施例。

图25为集成电路的简化方块图，该集成电路的存储单元阵列内的存 储单元包括前述具有多晶硅射极的双极性结晶体管。

【主要元件符号说明】

100                    存储单元阵列

110                    存储单元

115                    双极性结晶体管

120、120a、120b、120c、位线

120d、2520

125                    存储元件

126、400               存储元件厚度

127                    存储元件宽度