[发明专利]快闪存储器件及其制造方法

说明书

技术领域

实施方案涉及电器件和制造电器件的方法。一些实施方案涉及快闪存储器件和制造快闪存储器件的方法。

背景技术

快闪存储器可包括非易失性存储器，其在即使电源断开时也能保持其中存储的数据。快闪存储器可以相对高的速度来记录、读取、和/或删除数据。因此，快闪存储器可广泛应用于如个人电脑(PC)、机顶盒、打印机和网络服务器的Bios以存储数据。快闪存储器可广泛地应用于数字式照相机、移动电话等。

快闪存储器件可分为：可包括浮置栅极的堆叠栅极型半导体器件和/或可包括硅-氧化物-氮化物-氧化物-硅(SONOS)结构的半导体器件。快闪存储器件可包括其中单位单元紧密布置在相对窄的区域中的结构以在市场中具有竞争力。因此，可在其中形成包括共同源极线而非接触的源极。但是，即使共同源极线可大于位线，共同源极线也可具有不规则尺寸，和/或可对相邻位线的形成具有影响，从而使得例如不能形成均匀图案。

发明内容

实施方案涉及快闪存储器件和制造快闪存储器件的方法。根据实施方案，快闪存储器件可包括在半导体衬底上和/或上方形成的隔离层和/或有源区。在实施方案中，快闪存储器件可包括可在有源区上和/或上方形成的存储栅极。在实施方案中，快闪存储器件可包括：可在包括存储栅极的半导体衬底上和/或上方形成的控制栅极。在实施方案中，快闪存储器件可包括在包括控制栅极的半导体衬底上和/或上方形成的共同源极线接触。

根据实施方案，快闪存储器件可包括源极板。在实施方案中，源极板可具有与位线的有源区的间隔基本相同的间隔。在实施方案中，源极板可包括其中可形成共同源极线接触的有源区。在实施方案中，在源极板上和/或上方形成的共同源极线接触可包括可沿横过有源区的方向延伸的长对接接触。

附图说明

实例图1至图3是说明根据实施方案制造快闪存储器件的方法的平面图。

实例图4至图6是说明根据实施方案制造快闪存储器件的方法的平面图。

具体实施方式

实施方案涉及制造快闪存储器件的方法。参考实例图1至图3，平面图说明根据实施方案制造快闪存储器件的方法。参考图1，在半导体衬底100上和/或上方可形成隔离层5，其可限定有源区10。根据实施方案，隔离层5可在半导体衬底100上和/或上方形成沟槽之后形成。在实施方案中，绝缘材料可设置于沟槽中，并且可基本填充沟槽。

根据实施方案，源极板15可包括用于共同源极线接触的有源区10，其可形成为具有与位线有源区的间隔基本相同的间隔。在实施方案中，源极板15的有源区和/或位线的有源区可具有基本相同的间隔，从而可相对简单地制造掩模和/或形成隔离层的绝缘材料可相对易于填充。在实施方案中，源极板15可形成为具有与位线接触基本相同的间隔，从而使得源极板15可包括多个有源区10。

根据实施方案，可形成扩展区25。在实施方案中，扩展区25可与隔离层5一起形成。在实施方案中，可实施光工艺以形成隔离层5的沟槽，使得沟槽可具有与位线基本相同的间隔。在实施方案中，例如，在形成包括扩展区25的有源区10之后，可在半导体衬底100上和/或上方形成存储栅极。在实施方案中，例如当存储栅极具有堆叠栅极型时，可形成包括多晶硅的浮置栅极。在实施方案中，存储栅极不限于堆叠栅极型，而是还可包括例如硅-氧化物-氮化物-氧化物-硅(SONOS)型存储结构。

参考图2，可在包括存储栅极的半导体衬底上和/或上方形成控制栅极20。根据实施方案，控制栅极20可包括多晶硅。在实施方案中，控制栅极20可横跨有源区10。在实施方案中，可对半导体衬底100实施离子注入工艺以形成源极和/或漏极。

参考图3，共同源极接触30可在共同源极线40上和/或上方形成，和/或可在半导体衬底100的源极板15上和/或上方形成。根据实施方案，共同源极线接触30可包括长对接接触，其可沿X轴延伸和/或横跨有源区10。在实施方案中，源极板15的有源区10与位线的有源区可具有基本相同的间隔，从而使得源极板15的有源区10可包括沿水平轴延伸的长对接接触，以使得相互分离的多个源极板15相互连接。在实施方案中，在半导体衬底100上和/或上方形成层间介电层之后，可通过接触形成工艺形成共同源极线接触30。在实施方案中，可形成源极板15的共同源极线接触30，以使得可对N位线的单元中的共同源极线40施加共同的电压。