[发明专利]半导体制造方法

说明书

【技术领域】

本发明涉及一种制造方法，尤其涉及一种阻挡层的蚀刻方法。

【背景技术】

栅氧化层完整性(GOI)测试中的N/P区域的参数是用于检测栅氧化物和多晶硅大面积的缺陷情况而设置的一种测试模块，它是由大块面积的衬底、栅氧层、多晶层依次叠加而成，这三个层次上面任何一个缺陷都会造成栅氧化物完整性的失效。

栅氧化层完整性(GOI)测试中，可以将栅氧化层耐击穿电压做为检测项目用来检测栅氧化层完整性。栅氧化层耐击穿电压范围在6至12V时(通常在9V，为经典电压)表征栅氧化层完整性良好；栅氧化层耐击穿电压为1E-17V时表征栅氧化层完整性失效。

图1是传统工艺区域模块栅氧化层耐击穿电压测量结果示意图。结果中有较多的电压为1E-17V，栅氧化层完整性失效。

在0.18um最初的栅氧化层完整性测试中出现的区域模块失效，经失效分析(FA)发现是由于多晶层上面的坑状缺陷造成的。通过在线产品的持续检测发现，坑状缺陷是在硅化物阻挡层(SAB)湿法蚀刻之后产生的。

硅化物阻挡层湿法蚀刻过程中，通常使用普通比例的缓冲氢氟酸(BOE)(HF/NH₄F/H₂O)，蚀刻速率比较快，在去掉硅化物阻挡层的硅化物时由于应力变化太大而在多晶层上产生坑状缺陷，从而造成了栅氧化物集成测试中区域模块失效，导致栅氧化层完整性测试失效比例过高，无法通过0.18um工艺可靠性的标准。

申请号为200611018022.3的中国专利申请文件涉及一种栅氧化层的保护方法，提供了一种通过将源漏开口(SDOP)的掩膜中不对称器件的源极接触孔的刻蚀窗口远离栅氧化层来保护栅氧化层完整性的方法。虽然保护了栅氧化层的完整性，但是增加了额外工艺，增加成本，且不能将增加的厚度刻蚀干净，影响器件性能。

【发明内容】

有鉴于此，有必要针对上述栅氧化层完整性失效的问题，提供一种解决栅氧化层完整性失效的半导体制造方法。

一种半导体制造方法，包括如下步骤：

对光刻胶显影区域上的富硅氧化物进行干法蚀刻；

选用稀氟化氢溶液，对光刻胶显影区域的富硅氧化物剩余部分进行湿法蚀刻。

优选的，干法蚀刻后的所述富硅氧化物剩余部分的厚度为至

优选的，干法蚀刻后的所述富硅氧化物剩余部分的厚度为

优选的，所述富硅氧化物厚度为

优选的，所述富硅氧化物干法蚀刻厚度为至

优选的，所述稀氟化氢溶液为摩尔比为50∶1到400∶1稀氟化氢溶液。

优选的，所述稀氟化氢溶液为摩尔比为100∶1稀氟化氢溶液。

上述半导体制造方法，湿法蚀刻中采用蚀刻速率慢的稀氟化氢溶液对阻挡层富硅氧化物进行蚀刻，在去蚀刻掉富硅氧化物时，应力变化不大不会在多晶层上产生坑状缺陷，从而解决栅氧化层完整性失效的问题，提高栅氧化层完整性的成功率，很好的符合了0.18um工艺可靠性的标准。同时氢氟酸为工厂常见药品，价格较低，从而有效地节约了成本。

【附图说明】

图1是传统工艺区域模块栅氧化层耐击穿电压测量结果的示意图。

图2是半导体制造方法的示意图。

图3是采用本发明方法区域模块栅氧化层耐击穿电压测量结果示意图。

【具体实施方式】

下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。

半导体制造方法，包括如下步骤：

对光刻胶显影区域上的富硅氧化物进行干法蚀刻；

选用稀氟化氢溶液(DHF)，对光刻板显影区域上的富硅氧化物剩余部分进行湿法蚀刻。

以下举例具体说明上述半导体制造方法。

图2是半导体制造方法的示意图。多晶硅30表面的阻挡层的富硅氧化物20(SRO)厚度为首先对光刻胶10显影区域12的富硅氧化物20的区域22进行干法蚀刻，蚀刻厚度为150～

然后选用100∶1的稀氟化氢溶液，进行湿法蚀刻，将光刻板显影区域12上的富硅氧化物20的区域22剩余的厚度蚀刻掉。

图3是采用本发明方法栅氧化层耐击穿电压测量结果示意图。采用上述方法，连续三个大量实验所得数据全部在9V左右，栅氧化层完整性良好。

干法蚀刻后的所述富硅氧化物剩余部分的厚度为至优选为湿法蚀刻选用的稀氟化氢溶液浓度为50∶1至400∶1，优选为100∶1。保留上述厚度范围的富硅氧化物和稀氟化氢溶液浓度，在刻蚀速度和保证产品质量上能够达到理想的平衡。