[发明专利]利用单一金属化的焊盘下的器件

说明书

技术领域

本发明涉及集成电路及其用于半导体器件制造的处理。更具体地，本发明提供用于制造用于先进集成电路器件的焊盘结构的方法和结构。然而，应该认识到本发明具有更加广泛的可应用性。

背景技术

集成电路已经从制造在单个硅芯片上的少数的互连器件发展到数百万个器件。传统集成电路提供的性能和复杂度已远远超过了当初的想象。为了实现复杂度和电路密度(即，能够被安置到给定芯片面积上的器件的数量)的提高，对于每一代集成电路，最小器件线宽的尺寸(也被称为器件“几何”)变得越来越小。

不断增大的电路密度已不仅提高了集成电路的复杂度和性能，而且也为客户提供了更低成本的部件。集成电路或者芯片制造工厂可能花费成百上千万，甚至十几亿美元。每一制造企业具有一定的生产量，而每片晶片上也将会有一定数量的集成电路。因此，通过制造更小的个体集成电路器件，每片晶片上可以制造更多的器件，这样就可以增加制造企业的产量。要使器件更小总是很有挑战性的，因为每一种用于制造半导体器件的工艺都存在限制。那也就是说，一种给定的工艺通常只能加工到某一特定的线宽尺寸，于是不是工艺就是器件布局需要被改变。此外，随着器件要求越来越快的设计，工艺限制会伴随特定的传统工艺和材料而存在。

这样的工艺的示例是集成电路器件的焊盘结构的制造。这样的焊盘结构已经习惯上变得越来越小，并且占据硅真实面积(real estate)的更小的区域。虽然已经有了明显的提高，但是这样的焊盘设计仍然具有许多限制。仅仅作为示例，这些设计必须变得越来越小而仍然要提供足够的机械性能来支撑焊线结构。焊盘设计常常剥落并导致其他的质量和可靠性问题。此外，使用焊盘之下器件的传统焊盘设计常常要求附加的缓冲层，这需要复杂的制造工艺和结构。在本说明书中，更具体地在下文中可以找到传统高电压半导体器件的这些和其他的限制。

从上面看出，用于处理半导体器件的改进技术是人们所需要的。

发明内容

本发明涉及集成电路及其用于半导体器件制造的处理。更具体地，本发明提供用于制造用于先进集成电路器件的焊盘结构的方法和结构。然而，应该认识到本发明具有更加广泛的可应用性。

在具体的实施例中，本发明提供一种集成电路器件。该器件具有半导体衬底和形成在所述半导体衬底上的多个有源MOS器件。层间电介质层上覆于所述多个有源MOS器件。在所述层间电介质层上以及至少一个所述有源器件的直接上方形成至少一个单一金属焊盘。钝化层具有开口，所述开口形成在所述至少一个单一金属焊盘的上方。在所述多个有源MOS器件和所述至少一个单一金属焊盘之间形成无缓冲金属层区域。所述无缓冲金属层区域在整个的所述层间电介质层之中。在所述单一金属焊盘的下面，所述层间电介质层不含所述缓冲金属层。优选地，所述单一金属焊盘的特征是具有四个边角的正方形，其中所述边角的每一个具有角部切除区域。

在另一个具体实施例中，本发明提供一种集成电路器件，该器件包括改进的焊盘结构。该器件具有半导体衬底。多个有源MOS器件形成在所述半导体衬底上。该器件具有上覆于所述多个有源MOS器件的层间电介质层和形成在所述层间电介质层上以及至少一个所述有源器件的直接上方的至少一个单一金属焊盘。在正方形的所述至少一个单一金属焊盘上形成至少四个边角区域。在所述四个边角区域的每一个上形成成角度切除区域。优选地，所述成角度切除区域处在所述至少一个单一金属焊盘的正方形的周边。在所述至少一个单一金属焊盘上方形成具有开口的钝化层。该器件具有在所述多个有源MOS器件和所述至少一个单一金属焊盘之间的无缓冲金属层区域。所述无缓冲金属层区域处在整个的所述层间电介质层中。在所述单一金属焊盘下面，所述层间电介质层基本不含所述缓冲金属层。

较传统技术，通过本发明获得了的很多优点。例如，本技术为使用依赖于传统技术的工艺提供了便利。在一些实施例中，本方法提供了每个晶片的按管芯计的更高的器件产率。此外，本方法提供了与传统工艺技术兼容而不用对传统设备和工艺进行实质修改的工艺。优选地，本发明提供了不会在焊接过程后剥落或者裂缝的改进的焊盘结构。此外，本发明提供无缓冲层间电介质区域，其允许布线附加的导线层。依据实施例，可以获得这些优点中的一个或多个。这些优点或其他优点将在本说明书全文中并且更具体地在下文中，进行更多的描述。

参考后面的详细说明和附图，可以更全面地了解本发明的各种其他目的、特征和优点。

附图说明

图1是用于焊盘构造之下器件的传统焊盘结构的简化的横截面视图。

图2是用于焊盘构造之下器件的传统焊盘结构的简化的俯视图。