[发明专利]半导体装置和显示装置

说明书

技术领域

本发明涉及以相同导电型的晶体管构成的半导体装置。

背景技术

在液晶显示装置中，例如生成用于顺序驱动排列成阵列状的像素的信号的移位寄存器被使用于扫描信号线驱动电路和数据信号线驱动电路。另外，在液晶显示装置中使用变换电源电压电平的电平移位器和相对于输入信号得到等倍输出的放大电路这样的以低输出阻抗输出广义的放大信号的所谓缓冲器。当以CMOS晶体管构成这些移位寄存器和缓冲器等半导体装置时，需要分别形成p沟道和n沟道的工艺，所以制造工序复杂化了。因此，优选为了制造工序的简化而以相同导电型例如仅p沟道等单极性的晶体管来构成。例如专利文献1中公开了以这种单极性的晶体管构成的半导体装置。

图46是表示专利文献1的半导体装置的结构的电路图。该半导体装置是以n型MOS晶体管构成的。

具体地说，上述半导体装置100具备4个n型MOS晶体管T101～T104和电容C101。晶体管T101的漏极端子被连接到电源VDD，栅极端子被连接到输入端子IN。晶体管T103的源极端子被连接到电源VSS，栅极端子被输入STOP信号(控制信号)。晶体管T102的漏极端子被连接到时钟端子栅极端子被连接到晶体管T101的源极端子和晶体管T103的漏极端子。晶体管T104的漏极端子被连接到晶体管T102的源极端子，源极端子被连接到电源VSS，栅极端子被连接到晶体管T103的栅极端子。将晶体管T101、T102以及T103的连接点设为节点N1，晶体管T102与T104的连接点设为节点N2。节点N1与N2之间设有电容C101，节点N2与输出端子OUT连接。

下面，说明半导体装置100的动作。图47是表示半导体装置100的各种信号的波形的时序图。

当输入信号IN变成高电平时，晶体管T101变成导通的状态，当将晶体管T101的阈值电压设为Vth时，节点N1的电位变成VDD-Vth(预充电动作)。当节点N1的电位上升时，晶体管T102变成导通状态，当时钟信号是低电平时从输出端子OUT输出低电平的信号。电荷一旦被预充电时，节点N1的电位被保持直到STOP信号变成激活(高电平)(悬浮状态)。当在该悬浮状态下时钟信号变成高电平时，节点N1的电位由于电容C101而升压α电位的量，变成VDD-Vth+α(自举动作)。并且，在该电位超过VDD+Vth的期间，从输出端子OUT输出VDD的电位电平的信号。

其后，当STOP信号变成高电平时，节点N1通过晶体管T103放电直到VSS为止，晶体管T102变成截止状态。晶体管T104变成导通状态，由此从输出端子OUT输出VSS的电位电平的信号。

这样，根据以往的半导体装置的结构，通过利用自举动作，能够以简单的结构输出高电位的信号。因此，能够在液晶显示装置内的各部分很好地利用这种半导体装置。

专利文献1：(日本)特许第3092506号公报(2000年7月28日登录)

发明内容

发明要解决的问题

然而，在如上所述的以往的包括相同导电型的晶体管的半导体装置中，具有输出信号受到截止泄漏(晶体管在截止时流动的微小电流)等的影响，其电位逐渐降低的问题。另外，也有如下的问题：当电位降低时变成高阻抗，输出信号容易受到噪声的影响，因此在接收了该输出信号的后级电路中会引起误动作。具体地说，例如，在将上述半导体装置用作液晶显示装置内的移位寄存器的扫描信号线选择电路的情况下，当该半导体装置的输出信号相对于噪声变弱时，有可能产生扫描信号线的顺序选择动作不能被正确地执行的误动作。

在此，说明以往的半导体装置中输出信号降低、易于受到噪声的影响的原理。图47以虚线表示受到截止泄漏等的影响的情况下的信号的波形。

在上述半导体装置100中，当例如受到晶体管T103的截止泄漏等的影响时，释放出预充电的节点N1的电荷，节点N1的电位逐渐降低(图47的节点N1的虚线)。并且，当节点N1的电位降低到VDD+Vth时，在时钟信号是高电平(VDD)的情况下，晶体管T102变成截止状态。由此，晶体管T102的输出信号变成高阻抗，输出信号OUT容易受到噪声的影响。

另外，当节点N1的电位进一步地降低到比VDD低时，晶体管T102变成截止状态，因此例如由于晶体管T104的截止泄漏等，如图47的虚线所示，输出信号OUT自身的电位电平也降低了。由此，有可能引起后级电路的误动作。