[发明专利]用于最小化半导体衬底面板上的切口宽度的双侧衬底引脚连接

说明书

技术领域

本发明的实施例涉及半导体裸芯(die)衬底面板，其包括在面板上相邻半 导体封装外廓之间的最小切口宽度，同时确保镀覆触点的电隔离。

背景技术

对便携式消费电子产品的需求的强劲增长驱动了对高容量存储装置的 需求。非易失性半导体存储器装置，如闪存存储卡，正越来越广泛地用于满 足对数字信息存储和交换的日益增长的需求。它们的便携性、多功能性和稳 定性设计，以及它们的高可靠性和大容量，已经使得这样的存储器装置能够 理想地用于许多种类的电子装置，包括例如数码相机、数字音乐播放器、视 频游戏控制台、PDA和蜂窝电话。

尽管已知许多种类的封装配置，但闪存存储卡通常可制造为系统级封装 (SiP)或多芯片模块(MCM)，其中多个裸芯被安装在衬底上。衬底通常可包括 刚性介电基底，具有在各个边上蚀刻的(通常是铜或铜合金的)导电图案。 在裸芯和导电图案之间形成电连接，并且导电图案提供用于裸芯和外部电子 系统之间的连接的电引脚(lead)结构。一旦形成裸芯和衬底之间的电连接， 则典型地该组件包封在模塑中，以形成受保护的半导体封装。

虽然可以高精度地蚀刻铜导电图案，但铜较差的侵蚀性使得对于某些应 用是不期望的。在存在潮湿、空气和氯的环境下，裸露的铜容易生锈，使得 不能用于后续焊接和裸芯连接操作。类似地，某些封装，如焊盘格栅阵列 (LGA)和球栅阵列(LGA)封装，包括接触插指(finger)，接触插指在封装的较 低表面上形成并且暴露在封装之外以在封装和外部电子装置之间建立电连 接。如果接触插指由裸铜形成，则生锈和侵蚀会随着时间损坏插指。

因而，已知在铜引脚的焊点或通孔点、以及在接触插指对铜引脚进行镀 覆。已知各种镀覆工艺，用于施加电阻材料(resistive material)的薄膜，如锡、 锡铅、镍、金和镍金。在一个这样的工艺中，诸如金的抗蚀剂材料可以在电 镀工艺中选择性地镀到导电图案上。参照现有技术图1，电镀工艺可在衬底 22上产生多个镀金引线(tail)20。镀覆引线20可在提供用于外部电连接的焊 垫24、通孔26和接触插指28处终止。图1中并未标记全部的镀覆引线20、 焊垫24和插指28。图1中用虚线示出的镀覆引线20和焊垫24位于衬底22 的下侧。衬底22还包括镀条(plating bar)30，用于在电镀工艺期间使得各个 引线20、垫24、通孔26和插指28短接。

在进行电镀工艺时，衬底22被浸入包括水溶液中的金属离子的镀槽。 向镀条30提供电流，该电流流过引线20、垫24、通孔26和插指28。当输 送电流时，引线20、垫24、通孔26和插指28通电，并且在它们的表面上 产生电荷。金属离子被吸引到通电并带电荷的金属区域。以此方式，可沉积 出期望厚度的金或其他镀覆金属的层。

在电镀之后，移除镀条30。重要的是，移除整个镀条30。然而，由于 工程公差，切割衬底并移除镀条的刀具、刳刨机或其他装置可能向上、下、 左和/或右偏离期望的切割线。例如，50微米(μm)的工程公差是正常的。当 移除镀条时，如果例如由于切割装置的偏移而残留一条或一部分镀条，如图 2所示，则这可能导致某些引线被短接，例如引线20a、20b和20c，以及由 此造成形成的集成电路的故障。

为防止这一点，用于移除镀条的切割刀具、刳刨机或其他装置32配有 大宽度w，如现有技术图3所示。理想地，移除装置32的宽度不会比镀条 宽度更大，镀条宽度例如为大约3至5密耳(mil)。然而，工程公差要求将刀 具造得更宽，以确保如果移除装置32在移除镀条时向上/下或左/右偏移，则 仍然移除整个镀条。例如，如果移除装置(如图3中虚线所示)从期望移除 路径改变了距离Δ，则移除装置仍必须具有足够大的宽度以完全移除镀条。

作为移除工艺中工程公差所要求的移除装置的大宽度以及在镀条的任 一侧上要求的空间的结果，必须在每个镀条周围提供相对大的切口宽度k(图 1和图3)。传统的切口宽度可以是大约250μm或更大。这么大的切口宽度 占据了衬底22上本来能够用于衬底电路部分的空间。

已知还在不采用镀条的非电镀工艺中镀覆衬底。在非电镀时，通过溶液 中的化学还原剂而非电荷，将水溶液中的金属离子沉积到导电图案上。然而， 这样的非电镀工艺有缺点，包括高费用和不能实现衬底上精确的构图。

发明内容