[发明专利]具有延迟跟踪以获得经改进时序容限的存储器装置

说明书

技术领域

本发明大体上涉及电子学，且更具体地说，涉及存储器装置。

背景技术

存储器装置通常用于例如计算机、无线通信装置、个人数字助理(PDA)等许多电 子装置中。存储器装置通常包括许多行及列的存储器单元。每一存储器单元可存储通常 为二进制“0”或“1”的数据值。为了读取给定行及给定列中的给定存储器单元，激活 用于所述行的字线，且存储器单元依据存储于存储器单元中的数据值而使用于所述列的 位线充电或放电。读出放大器接着检测位线上的电压，且基于经检测的电压提供逻辑值。 为了对给定行及给定列中的给定存储器单元进行写入，激活用于所述行的字线。数据输 入驱动器接着依据待写入到存储器单元的数据值而将用于所述列的位线驱动到低或高。 用位线上的值盖写当前存储于存储器单元中的数据值。

对于读取操作，应尽可能早地且在最小量的时间内接通读出放大器以便实现高操作 速度及低功率消耗。可在已使位线充分充电或放电之后激活读出放大器，使得能可靠地 检测存储于存储器单元中的数据值。此充电/放电时间取决于存储器单元中的晶体管的特 性及寄生效应，所述两者可由于集成电路(IC)工艺、电源电压及温度的变化而广泛地 改变。对于写入操作，数据输入驱动器应接通持续与将数据值写入到存储器单元中所需 要的一样长的时间。对存储器单元进行写入所需的时间量取决于晶体管特性及寄生效 应。

随着IC制造技术改进且晶体管尺寸收缩，工艺变化通常也更剧烈。分配用于读取 操作的时间量可基于最坏情况工艺变化来选择，以便确保位线在感测之前得到充分充电 或放电。分配用于写入操作的时间量也可基于最坏情况工艺变化来选择，以便确保将输 入数据值适当地写入到存储器单元。然而，用于最坏情况工艺变化的设计可能导致较慢 的操作速度及/或较高的功率消耗。

因此，此项技术中需要可有效地解决工艺、电压及温度(PVT)变化的存储器装置。

发明内容

本文中描述可在PVT变化的情况下提供用于读取及写入操作的良好时序容限的存 储器装置。在一种设计中，存储器装置包括存储器阵列、时序控制电路及地址解码器。 存储器阵列包括用于存储数据的存储器单元及用以模仿存储器单元的某些特征(例如， 负载)的虚拟单元。时序控制电路产生至少一个控制信号，所述至少一个控制信号用于 将数据写入到存储器单元且具有基于虚拟单元而确定的时序。时序控制电路可基于虚拟 单元而产生内部时钟信号，例如基于用于一列虚拟单元的自定时位线上的负载及/或用于 一行虚拟单元的虚拟字线上的负载。地址解码器可基于内部时钟信号而激活用于若干行 存储器单元的若干字线历时足够长的持续时间，以确保可靠地将数据写入到存储器单 元。

时序控制电路可包括具有可配置驱动强度的驱动器及可编程延迟单元。驱动器可用 可通过启用一组可选择晶体管的所有或一些晶体管而改变的驱动强度来驱动自定时位 线。时序控制电路可针对写入操作在内部时钟信号上产生脉冲。脉冲持续时间可基于自 定时位线及/或虚拟字线上的负载、驱动器的驱动强度及由可编程延迟单元提供的延迟来 确定。脉冲持续时间可经设定以获得所要的写入时序容限。

时序控制电路可产生针对读取操作具有第一时序且针对写入操作具有第二时序的 所述至少一个控制信号。第一时序可基于用于读取操作的读取时序容限来设定，且第二 时序可基于用于写入操作的写入时序容限来设定。第一及第二时序可通过控制信号上的 不同脉冲宽度、控制信号上的转变沿之间的不同时间差等来量化。举例来说，时序控制 电路可产生针对读取操作具有第一脉冲宽度且针对写入操作具有第二脉冲宽度的内部 时钟信号。第二脉冲宽度可比第一脉冲宽度长，以便提供较多时间以将数据写入到存储 器单元。可针对读取操作激活字线历时第一持续时间且针对写入操作激活字线历时第二 持续时间。用于字线的第一及第二活动持续时间可分别通过内部时钟信号的第一及第二 脉冲宽度来确定。

下文进一步详细描述本发明的各种方面及特征。

附图说明

图1展示具有延迟跟踪的存储器装置的框图。

图2展示图1中的存储器装置内的存储器阵列、时序控制电路及输入/输出(I/O) 电路。

图3A展示DCLK及RESETb信号的时序图。

图3B展示用于读取及写入操作的控制信号的产生。

图4展示具有可配置驱动强度的驱动器。