[发明专利]具有延迟跟踪以获得经改进时序容限的存储器装置

权利要求书

1.一种集成电路，其包含： 

存储器阵列，其包含存储器单元及虚拟单元；以及 

时序控制电路，其经配置以产生控制信号，所述控制信号用于将数据写入到所述存储器单元且具有基于所述虚拟单元而确定的时序，其中所述控制信号包含基于所述虚拟单元而由所述时序控制电路产生的内部时钟信号，且其中所述时序控制电路包括： 

驱动器，其提供驱动器输出；以及 

可编程检测器，其接收所述驱动器输出，且输出用于所述内部时钟信号的复位，其中在基于第一延迟和第二可选择延迟的时间处产生所述复位，其中所述第一延迟取决于所述驱动器的经配置驱动强度，且其中所述第二可选择延迟具有独立于所述驱动器的经配置驱动强度的可编程持续时间。 

2.根据权利要求1所述的集成电路，其中基于所述存储器阵列中的一列所述虚拟单元的位线上的负载而产生内部时钟信号。 

3.根据权利要求1所述的集成电路，其中所述基于所述存储器阵列中的一行所述虚拟单元的字线上的负载，并且进一步基于所述可编程检测器的所述第二可选择延迟的所选择延迟持续时间，而产生所述内部时钟信号。 

4.根据权利要求2所述的集成电路，其中所述内部时钟信号具有基于所述列虚拟单元的所述位线上的所述负载而确定的持续时间。 

5.根据权利要求1所述的集成电路，其中所述驱动器操作以驱动所述存储器阵列中的一列所述虚拟单元的位线。 

6.根据权利要求1所述的集成电路，其中所述驱动器包含多个晶体管，其可选择以提供所述经配置驱动强度。 

7.根据权利要求1所述的集成电路，其中所述第二可选择延迟经选择以获得特定时序 容限。 

8.根据权利要求6所述的集成电路，其中所述多个晶体管包含晶体管，其在读取操作期间被接通且在写入操作期间被断开，以获得所述驱动器的比在所述读取操作期间的驱动强度减小的在所述写入操作期间的驱动强度，且其中基于所述减小的驱动强度，字线在写入操作期间被激活历时比在读取操作期间长的持续时间。 

9.根据权利要求1所述的集成电路，其进一步包含地址解码器，其经配置以基于所述内部时钟信号而激活所述存储器阵列中的多行所述存储器单元的多个字线。 

10.根据权利要求9所述的集成电路，其中所述多个字线在读取操作期间被激活历时第一持续时间，且在写入操作期间被激活历时第二持续时间。 

11.根据权利要求10所述的集成电路，其中所述第二持续时间比所述第一持续时间长。 

12.根据权利要求1所述的集成电路，其中所述第二可选择延迟经由所述可编程检测器内的一组反相器而提供。 

13.根据权利要求1所述的集成电路，其中所述可编程持续时间基于所述可编程检测器内的反相器的数目，且其中所述反相器的数目独立于所述驱动器的所述经配置驱动强度。 

14.根据权利要求1所述的集成电路，其中所述可编程持续时间包含第一延迟、第二延迟、或第三延迟，其中所述第一延迟由第一组反相器提供，其中所述第二延迟由第二组反相器提供，其中所述第三延迟由第三组反相器提供，其中所述第二延迟大于所述第一延迟，且其中所述第三延迟大于所述第二延迟。 

15.一种用于操作存储器的方法，其包含： 

在时序控制电路处产生控制信号，所述时序控制电路包含可编程检测器，所述可编程检测器接收基于驱动器的经配置驱动强度的自定时位线信号，所述控制信号用于将数据写入到存储器阵列中的存储器单元，所述控制信号具有基于所述存储器阵列中包含的虚拟单元而确定的时序，其中所述控制信号包含复位，在基于第一延迟 和第二可选择延迟的时间处产生所述复位，其中所述第一延迟取决于所述驱动器的经配置驱动强度，且其中所述第二可选择延迟具有独立于所述驱动器的经配置驱动强度的可编程持续时间；以及 

基于所述控制信号而将数据写入到一个或多个所述存储器单元。