[发明专利]侧堆叠设备和方法

说明书

技术领域

[0001]本发明涉及半导体，更具体地，涉及承载装置的半导体的堆叠。

背景技术

[0003]目前一段时间，已经出现了增加可以在电路板上占用特定面积的装置的数目以减小整个电路板尺寸的需求。实体已经提出的一种这样做的方法是通过在彼此之上堆叠封装的芯片来实现。这典型地通过使用辅助元件，例如，可以连接两个以上芯片的小型“电路板”或者“插入机构”来实现，或者通过使用在可以包裹或者环绕一个以上芯片的带状材料上的柔性电路来实现以达到相同结果。这些方法从顶表面(即连接点处)连接芯片，所以连接材料或者插入机构平行于芯片本身。这两种方法取得了较小的覆盖区，但是这样做是以例如增加寄生电容、噪声或者两者都增加为代价的。而且，这样的元件向来都是无源元件，它们本身不能包括集成电路装置。

[0004]因此，在本领域中需要一种更好的堆叠封装的方法，这种方法不需要使用上述方法中这样的辅助元件，不受几何形状和有限的连接性的限制，或者能够解决这两个方面的问题。

发明内容

[0005]我们已经设计出创建堆叠集成电路(IC)(无论是芯片或者管芯)(以下统称为“IC”)的密集封装的方法，这种集成电路避免了对如同小型电路板、插入机构或者柔性电路这样的纯无源的辅助元件的使用需要。

[0006]有利地是，虽然本文中的这些方法避免了上述需要，但是这些方法与上述技术是完全兼容的，从而提供了比上述技术更多的好处和优点，即使在使用辅助元件的方法的情况也是如此。

[0007]本发明的一个方面包括模块，该模块具有彼此电连接和物理连接以使得它们处于不同的平面并且被配置成IC的第一堆叠的至少两个IC，以及电连接和物理连接该至少两个IC中的至少一个的第三IC，其中该第三IC相对于该至少两个IC两者离面，并且在该第三IC和该至少两个IC之间存在至少一个电连接，该电连接可以是柱和穿透连接或者是其它形式的连接。

[0008]本文中说明的优点和特点是可从代表性实施例中获得的许多优点和特点中的一部分，并且是仅为帮助理解本发明而陈述的。应当了解这些优点和特点不被认为是对权利要求所限定的本发明的限制，或者是对权利要求的等同物的限制。例如，这些优点中的一些优点互相矛盾，所以它们不能同时存在于单一实施例中。类似地，一些优点可适用于本发明的一个方面，不适用于其他方面。因此，这些特点和优点的概括在确定等效性时不应当被认为是决定性的。本发明另外的特点和优点在以下说明中从附图和权利要求中变得显而易见。

附图说明

[0009]图1到4以极其简化的形式图解该方法的第一通用实例；

[0010]图5以极其简化的形式图解其中芯片包括刚性柱和韧性触点的混合的模块的一个实例；

[0011]图6以极其简化的形式图解一个以上的IC是如何可以包括附加的部件以扩充该方法；

[0012]图7到10以极其简化的形式图解图1到4的方法的变形例；

[0013]图11A到11H以极其简化的形式图解适合与本文中描述的方法一起使用的各种IC的形状；

[0014]图12以极其简化的形式图解其中彼此桥接的IC具有共同的对准的边缘的模块；

[0015]图13以极其简化的形式图解其中彼此桥接的IC是彼此偏移的模块；

[0016]图14到17以极其简化的形式图解采用本文中描述的方法的某些实例模块；以及

[0017]图18和图19以极其简化的形式图解本文中描述的方法如何能够与传统的无源元件一起使用。

具体实施方式

[0018]通过引用结合在本文中的序列号为11/329,481，11/329,506，11/329,539，11/329,540，11/329,556，11/329,557，11/329,558，11/329,574，11/329,575，11/329,576，11/329,873，11/329,874，11/329,875，11/329,883，11/329,885，11/329,886，11/329,887，11/329,952，11/329,953，11/329,955，11/330,011和11/422,551的美国专利申请，描述了用于在半导体晶片中形成小的深的通孔和用于半导体晶片的电触点的各种技术。我们的技术考虑到通孔密度和之前无法获得的位置，可以在芯片、管芯或晶片等级上运用。而且，我们的技术考虑了更灵活的方法堆叠芯片以相对于相同芯片简单地共面排列减小芯片占用的覆盖区。