[实用新型]双载片集成电路引线框架结构

说明书

技术领域

本实用新型涉及双载片集成电路引线框架结构。

背景技术

现有技术中，集成电路引线框架如图1所示，是一个芯片载片10对应一组(多个)引线20。芯片载片10上具有放置一个芯片(图中未示出)的位置30(图中虚线框部分)。所有引线20与芯片连接的一端均匀分布在芯片节点附近。集成封装时，将芯片放在芯片载片10的位置30上，用金丝(图中未示出)连接芯片的节点与引线20，再施封装，切去边料，即制成集成电路板。

此结构因为只具有一个芯片载片10，此芯片载片10只能放置一个芯片，一个芯片的控制能力和运算速度有限，所以，制成的集成电路板工作效率较低，功能也偏少。

有鉴于此，本发明人对集成电路引线框架结构进行研究，旨在提高集成电路产品的工作效率，扩大适用范围，本案由此产生。

实用新型内容

本实用新型的目的在于提供一种双载片集成电路引线框架结构，以使多个芯片能封装在一个集成电路产品中，提高其工作效率，扩大大适用范围。

为了实现上述目的，本实用新型的技术方案如下：

双载片集成电路引线框架结构，是两个芯片载片对应一组(多个)引线；两个芯片载片并排设置，每个芯片载片上各具有至少可放置一个芯片的位置，每个芯片载片上的芯片都对应有引线，这些引线与对应芯片连接的一端均匀分布在该芯片节点附近。

所述一组引线共有2N个，N为大于等于4的整数。

所述2N个引线均匀分布在两个芯片载片的周边。

采用上述方案后，本实用新型因为将原来的一个芯片载片做成两个并排的芯片载片，用于放置两个或更多个芯片，在不改变引线数量的前提下，增加了芯片的个数，将多个芯片封装集成于一个电路中，由多个芯片共同完成集成电路的功能，多个芯片的控制能力和运算速度明显高于原来一个芯片的控制能力和运算速度有限，所以，制成的集成电路工作效率大大提高，功能增加，适用范围由此扩大，实现了集成电路的小型化和多功能化。

以下结合附图和具体实施方式对本实用新型作进一步说明。

附图说明

图1是现有技术集成电路引线框架的结构示意图；

图2是本实用新型的结构示意图。

标号说明

芯片载片        10    引线  20

放置芯片的位置  30

芯片载片        1     引线  2

放置芯片的位置  12

具体实施方式

如图2所示，是本实用新型的较佳实施例。

此实施例揭示的双载片集成电路引线框架结构，是两个芯片载片1对应一组引线2。通常，一组引线2共有2N个，N为大于等于4的整数。引线2数量太少(少于8个)则此改进意义不大。

两个芯片载片1呈并排设置，每个芯片载片1上各具有放置芯片(图中未示出)的位置12(图中虚线标示处)，该位置12至少可放置一个芯片，每个芯片载片1上的芯片都对应有一定数量的引线2，此引线2与对应芯片连接的一端均匀分布在该芯片节点附近，为了便于连接，此实施例将引线2均匀分布在两个芯片载片1的周围。

本实用新型集成封装时，将两个以上芯片分别放在两个芯片载片1的位置12上，用金丝(图中未示出)连接每个芯片的节点与对应的引线2，再施封装，将所有的芯片集成于一个电路中，切去边料，即制成双载片集成电路板。

本实用新型的重点是将原来的一个芯片载片一分为二，形成两个并排的芯片载片1，用于放置多个芯片，在不改变引线数量的前提下，增加了芯片的个数，由多个芯片共同完成集成电路的功能，提高集成电路板的工作效率，功能增加，使其适用范围由此扩大。