[发明专利]多比特快闪存储器件及其编程和读取方法

说明书

技术领域

本发明涉及半导体存储器件，更特别地涉及能够在单个存储单元中存储 多比特数据的多比特快闪存储器件及其编程和读取方法。

背景技术

半导体存储器件大体上可以分类为易失性半导体存储器件和非易失性 半导体存储器件。

易失性半导体存储器件处理读取和写入速度快，但是其缺点在于，当停 止外部电源时，存储的数据就失效了。另一方面，非易失性半导体存储器件 即使在外部电源中断时也能够保持数据。因此，非易失性半导体存储器件用 于存储无论电源是否中断都必须被保存的数据。非易失性半导体存储器件的 例子包括掩模型只读取存储器(MROM)、可编程只读取存储器(PROM)、 可擦可编程只读取存储器(EPROM)以及电可擦可编程只读取存储器 (EEPROM)。

通常，对于普通使用者检索存储的数据来讲，MROM，PROM和EPROM 具有写入和删除相对不太方便的系统。然而，由于在EEPROM中可以电地 写入和删除，所以其应用被扩展用于需要稳定地更新的系统编程中和辅助存 储器件中。具体地，由于快闪存储器EEPROM比传统EEPROM更高度的集 成，其可被用作一大容量辅助存储器件。在快闪存储器EEPROM中，与其 他快闪存储器EEPROM相比，与非型快闪存储器EEPROM(在下文中为与 非型快闪存储器)尤其被高度地集成。

在快闪存储器件中，与存储在每个存储单元的比特个数相对应而确定可 以被存储在每个存储单元中的数据状态。于其中在单个存储单元中存储1比 特数据的存储器单元被称为单比特单元或单电平单元(SLC)。而于其中在 单个存储单元中存储多比特数据(例如多于2比特)的存储器单元被称为多 比特单元、多电平单元(MLC)或多状态单元。近来，随着对更高度集成的 需求的增长，能够在单个存储单元中存储多比特数据的多电平快闪存储器成 为研究热点。

发明内容

本发明的示范性实施例涉及多比特快闪存储器件及其编程和读取方法。 在一个示范性实施例中，对快闪存储器件进行编程的方法可被配置为在每单 位单元中编程多个比特，其中依据用于在被选中编程的比特的最在前(the most previous)的比特的编程是否被跳过来设置被选中比特的编程条件。

在另一个示范性实施例中，对快闪存储器件进行编程的方法可以被配置 为对每单位单元编程多个比特，并且依据用于在被选中进行编程的比特的最 先前的比特的编程是否被跳过来设置被选中比特的读取电压。

在又一个示范性实施例中，快闪存储器件可以包括：配置为在每单元编 程多个比特的存储单元阵列；以及被配置为依据对在该单元中将被编程的比 特的最先前的比特的编程是被跳过或未被跳过，对将被编程的比特设置编程 条件的控制电路。

在另一个示范性实施例中，存储系统可以包括：快闪存储器件；和被配 置为控制该快闪存储器件的存储控制器，其中该快闪存储器件包括权利要求 15所描述的快闪存储器件。

在另一个示范性实施例中，计算系统可以包括：主机；快闪存储器件； 和被配置为依据来自主机的请求控制该快闪存储器件的存储控制器，其中该 快闪存储器件包括权利要求15所描述的快闪存储器件。

附图说明

包括附图以提供对本发明进一步的理解，并且其被并入且组成该说明书 的一部分。附图示出了本发明的示例性实施例，并且与描述一起用于解释本 发明的原理。在附图中：

图1示出依据本发明的快闪存储器件的配置；

图2和图3是图1的单元阵列的配置的示例；

图4示出图2的快闪存储单元的编程状态的散布(dispersion)；

图5示出针对图2的快闪存储单元的每一比特的页地址分配结果的示 例；

图6是示出依据本发明第一个实施例的编程方法的流程图；

图7示出依据图6的编程的方法的编程状态的转换；

图8是依据本发明第二个实施例的编程方法的流程图；

图9示出依据图8的编程的方法的编程状态的转换；

图10是描述了依据本发明第三个实施例的编程方法的流程图；

图11描述了依据图10的编程的方法的编程状态的转换；

图12是一个流程图，其描述了一种读取依据图10的方法被编程的第i+1 个比特值的方法；