[发明专利]半导体装置、场效应晶体管及其栅极的制造方法

说明书

技术领域

本发明是有关于集成电路中的金属氧化物半导体场效应晶体管(metal oxide semiconductor field effect transistor，MOSFET)的构造及其制造方法，且 特别是有关于具有堆叠的金属栅极的金属氧化物半导体场效应晶体管及其制 造方法。

背景技术

根据当前半导体产业的趋势，必须在单一集成电路中达成更小、更快及 更复杂的电路功能，在缩小半导体集成电路的装置尺寸的同时，更重要的课 题是在缩放电压时保持高驱动电流与保持较小的MOSFET尺寸。元件的驱动 电流与栅极尺寸、栅极电容及载流子迁移率等参数有极大相关性。各种保持 金属氧化物半导体场效应晶体管的高驱动电流的技术创新中，常利用高介电 常数的栅极介电质与金属栅极来增加MOSFET的栅极电容。

二氧化硅被广泛的用在MOSFET的栅极介电层。然而，在先进技术中， 由于装置尺寸的缩小而导致栅极二氧化硅层极薄，如此一来，栅极渗漏电流 会变成无法接受的大。就某种意义来说，可利用高介电常数栅极介电质来取 代二氧化硅(介电常数＝3.9)栅极介电质，高介电常数栅极介电质提供较厚 的栅极介电层，可保持理想的较大栅极电容而有较大元件驱动电流，因此电 流渗漏变少。也可利用金属栅极来改善驱动电流效能。与常见的多晶硅栅极 比较，使用金属栅极更有助于减少多晶硅耗尽效应(depletion effect)来增加元 件驱动电流。

在既有高介电常数金属栅极的MOSFET的制造方法中，二氧化铪(介电 常数＝20)或二氧化锆(介电常数＝23)被用来当栅极介电层的高介电常数材 料。典型为利用如原子层沉积(atomic layer deposition，ALD)的沉积工艺将 该类高介电常数材料沉积在对于氧化反应敏感的基板上(如硅片或锗)。实 际上，在沉积高介电常数材料前，通常也会在基板上形成界面氧化层。界面 氧化层有助于成核位置的形成，由于成核位置的形成可增强金属前驱物吸附， 因而可改善高介电常数栅极介电层的品质。栅极金属层为利用如物理气相沉 积(physical vapor deposition，PVD)、化学气相沉积(chemical vapor deposition， CVD)、原子气相沉积(atomic vapor deposition，AVD)、原子层沉积(ALD) 或等离子体增强型原子层沉积(plasma-enhanced ALD，PEALD)的沉积工艺 形成的金属层。接着，多晶硅覆盖层沉积在金属栅极层上，使高介电常数金 属栅极的MOSFET的工艺可适用于现存的互补型金属氧化物半导体晶体管 (CMOS)工艺中。然后，使用光刻法与栅极堆叠的蚀刻工艺可形成栅极。 在此之后，可进行现有的源极/漏极注入工艺，接着为一个或多个强热循环， 例如闪光退火、激光退火、用于一般半导体中段工艺(middle of the line，MOL) 和后段工艺(back end of the line，BEOL)中的快速热退火(rapid thermal annealing，RTA)。

然而，现存的高介电常数金属栅极的MOSFET的工艺至少有以下的问 题。首先，当以PVD工艺(如等离子体溅射沉积)沉积金属栅极，所采用的 离子撞击可能对高介电常数栅极介电质与界面层造成等离子体损伤，且因此 导致载流子迁移率降低。第二，当以非PVD技术(如CVD、AVD、ALD与 PEALD)形成栅极金属层，在沉积的膜内易产生高含氧量。利用上述方式形 成的膜的密度较低，因而膜内也可能吸收湿气。所沉积的金属膜内含氧量以 及其中湿气的存在，再加上必须在中段及后段工艺中进行热循环，可能会导 致界面氧化层的增加，即所谓界面氧化层重新成长的现象。这个问题可能造 成明显的MOSFET氧化层厚度(equivalent oxide thickness，EOT)增加、临界 电压改变以及其它负面影响。第三，形成栅极金属层与沉积多晶硅覆盖层的 工艺通常是由分开的工艺设备进行。在等待进行多晶硅覆盖层的沉积时，已 沉积的金属膜可能被氧化且吸收湿气。替换已存在的沉积工具可能会非常昂 贵。

发明内容