[发明专利]包含反噪声发生器的半导体存储器件及其控制方法

权利要求书

1.一种半导体存储器件，包括：

基准电压源，所述基准电压源与包括在存储器中的单元的电容连 接；

缓冲电路，所述缓冲电路保持将被写入到所述单元中的数据；以 及

反噪声发生器，所述反噪声发生器根据保持在所述缓冲电路中的 数据向所述基准电压源输出反噪声电流，所述反噪声电流抵消通过重 写所述单元中的所述数据产生的噪声电流。

2.根据权利要求1所述的半导体存储器件，其中，所述基准电压 源的输出电压等于或小于电源电压的一半。

3.根据权利要求1所述的半导体存储器件，其中，所述半导体存 储器件将保持在所述缓冲电路中的所述数据与在写操作之前在要经历 所述写操作的单元中保持的数据进行比较，并通过比较结果来确定从 所述反噪声发生器输出的反噪声电流的电流量。

4.根据权利要求1所述的半导体存储器件，其中，

在所述缓冲电路中保持的数据和在写操作之前在要经历所述写操 作的单元中保持的数据通过处于H电平和L电平的多个数据来形成， 以及

所述半导体存储器件将保持在所述缓冲电路中的所述数据与在所 述写操作之前在要经历写操作的单元中保持的所述数据进行比较，并 根据比较结果来确定从所述反噪声发生器输出的所述反噪声电流的电 流量，其中，所述比较结果是被从H电平重写为L电平的数据的数量 和被从L电平重写为H电平的数据的数量之间的差。

5.根据权利要求1所述的半导体存储器件，其中，所述半导体存 储器件通过保持在所述缓冲电路中的数据来确定从所述反噪声发生器 输出的所述反噪声电流的电流量。

6.根据权利要求1所述的半导体存储器件，其中，

保持在所述缓冲电路中的所述数据通过处于H电平和L电平的多 个数据来形成；以及

所述半导体存储器件根据处于H电平的数据的数量和处于L电平 的数据的数量之间的差的1/2的值，来确定从所述反噪声发生器输出的 所述反噪声电流的电流量。

7.根据权利要求1所述的半导体存储器件，其中，在对所述单元 执行写入的时间段期间，输出从所述反噪声发生器输出的所述反噪声 电流。

8.根据权利要求1所述的半导体存储器件，其中，在对所述单元 执行写入的时间段之后，输出从所述反噪声发生器输出的所述反噪声 电流。

9.根据权利要求1所述的半导体存储器件，其中，与所述单元的 电容器连接的栅晶体管是NMOS晶体管。

10.根据权利要求1所述的半导体存储器件，其中，与所述单元 的电容器连接的栅晶体管是PMOS晶体管。

11.一种控制半导体存储器件的方法，包括：

将保持有要被写入到包括在存储器中的单元中的数据的缓冲电路 的数据读取出；

将读取出的所述数据与在写操作之前在要经受所述写操作的单元 中保持的数据进行比较；

计算出比较结果，其中，所述比较结果是被从H电平重写为L电 平的数据的数量和被从L电平重写为H电平的数据的数量之间的差； 以及

根据所述计算结果，确定从产生反噪声电流的反噪声发生器输出 到基准电压电源的电流量，其中，所述反噪声电流抵消通过在单元中 重写数据而产生的噪声电流。

12.根据权利要求11所述的控制半导体存储器件的方法，其中， 在对所述单元执行写入的时间段期间输出从所述反噪声发生器输出的 所述反噪声电流。

13.根据权利要求11所述的控制半导体存储器件的方法，其中， 在对所述单元执行写入的时间段之后输出从所述反噪声发生器输出的 所述反噪声电流。

14.一种控制半导体存储器件的方法，包括：

将保持有要被写入到包括在存储器中的单元中的数据的缓冲电路 的数据读取出；

计算被读取出的所述数据中处于H电平的数据的数量和处于L电 平的数据的数量之间的差的1/2的值；以及

根据所述计算结果，确定从产生反噪声电流的反噪声发生器输出 到基准电压电源的电流量，其中，所述反噪声电流抵消通过在单元中 重写数据而产生的噪声电流。