[发明专利]沟槽栅金属氧化物半导体场效应晶体管及其制作方法

说明书

技术领域

本发明涉及一种金属氧化物半导体场效应晶体管(MOS)的结构及其制作方法，特别是涉及一种通过改善沟槽栅金属氧化物半导体场效应晶体管的阱区的深度分布，避免阱区覆盖栅极沟槽的底部而导致晶体管失效的沟槽栅金属氧化物半导体场效应晶体管(Trench MOS)的结构及其制作方法。 

背景技术

为满足节能和降低系统功率损耗的需求，需要更高的能源转换效率，这些与时俱进的设计规范要求，对于电源转换器的设计者会是日益严峻的挑战。为了适应此需求，新式功率组件在高效能转换器中所扮演的角色愈趋重要。其中，功率金属氧化物半导体场效应晶体管(Power MOSFET)目前已被广泛应用于各种电源转换器。 

功率金属氧化物半导体场效应晶体管在运作过程中主要的能量损耗来源包括导通电阻造成的导通损失，及极间电容(包括输出电容Ciss与反馈电容Crss等)所导致的能量耗损。值得注意的是，导通电阻以外的各项损耗都会与功率金属氧化物半导体场效应晶体管的极间电容及操作频率呈正比。因此，若要提高功率金属氧化物半导体场效应晶体管的操作频率，就必须设法降低极间电容值。 

图1A至图1H是一典型沟槽栅功率金属氧化物半导体场效应晶体管(trench power MOSFET)的制作流程。图中是以N型功率金属氧化物半导体场效应晶体管为例。请参阅图1A所示，首先形成一N型外延层120于一N型硅基板110上。然后，利用一光掩膜定义出栅极沟槽的位置，并以干蚀刻的方式在外延层120中制作出多个栅极沟槽130。 

随后，请参阅图1B所示，形成一栅极氧化层140于栅极沟槽130的内壁，然后，沉积一多晶硅层覆盖外延层120的裸露表面。此多晶硅层是完全填满栅极沟槽130。接下来，回蚀(Etch Back)去除位于栅极沟槽130上方的多晶硅材料，以构成多晶硅栅极152。值得注意的是，此蚀刻过程使多晶硅栅极152的上缘落于栅极沟槽130的上缘的下方。 

接下来，请参阅图1C所示，以离子注入(ion implantation)的方式注入P型掺杂物于N型外延层120的表面区域120a。然后，请参阅图1D所示，加热导入(drive-in)P型掺杂物，藉以在N型外延层120中形成一P型阱区(P-well)122。值得注意的是，由于栅极沟槽130的开口处的侧壁裸露于 外，如图1C所示，经过离子注入制程后，在栅极沟槽130旁边的外延层120被注入的P型掺杂物的浓度与深度都会大于外延层120的其它部分。也因此，如图1D所示，导入P型掺杂物所形成的P型阱区122的中间处122a以及邻接于栅极沟槽130的两侧边122b，会具有较大的深度。 

随后，请参阅图1E所示，利用一光掩膜(未图示)制作一光刻胶图案层162定义源极的位置，然后以离子注入方式在P型阱区122的表面形成N型源极掺杂区160。这些N型源极掺杂区160是紧邻于栅极沟槽130的侧壁。 

再请参阅图1F所示，沉积一介电层170(例如硼磷硅玻璃(BPSG)层)全面覆盖多晶硅栅极152、源极掺杂区160与裸露于外的P型阱区122。然后，通过微影蚀刻制程在介电层170中制作一接触窗172，暴露位于介电层170下方的源极掺杂区160与P型阱区122。 

然后，请参阅图1G所示，通过此接触窗172，以离子注入方式注入P型掺杂物，在P型阱区的上部分形成一P型重掺杂区180。最后，请参阅图1H所示，全面沉积一金属层190覆盖介电层170以及位于接触窗172底部的源极掺杂区160，以完成此沟槽栅功率金属氧化物半导体场效应晶体管的制作。 

然而，如图1C及图1D所示，在栅极沟槽130旁边的外延层122内的P型掺杂物浓度较高，注入的深度也较深，进而导致P型阱区122在邻接于栅极沟槽130的两侧边122b具有较大的深度。此种浓度分布状态不利于制程上的控制。进一步来说，栅极沟槽130的底部必须与P型阱区122下方的N型外延层120相接，方能使晶体管正常运作。传统的金属氧化物半导体场效应晶体管的制程中，P型掺杂物在邻接于栅极沟槽130的两侧边122b处的浓度较大，因此，在导入掺杂物形成P型阱区122的过程中，栅极沟槽130的底部容易被P型阱区122覆盖而导致晶体管失效。 

因此，如何改善金属氧化物半导体场效应晶体管的阱区的深度分布，避免阱区覆盖栅极沟槽的底部而导致晶体管失效，是此领域从业者亟欲追求的目标。