[发明专利]半导体器件

说明书

技术领域

本发明涉及一种组件侧面具备侧面端子的半导体器件。

背景技术

近年来，电子仪器的小型化在进一步加速，电子仪器使用的半导体器件也 不例外，需要进一步小型化。例如，在以往的光学器件中，有在凹状的组件容 纳光学元件，利用保护玻璃等(以下称为透明构件)封住开口的结构。借助于 透明构件的粘结宽度缩小，加上从透明构件的外形到组件外形的距离缩小，而 且缩小凹状的侧壁部(以下称为凸缘)的宽度，进一步谋求小型化。另外，对 于这样的结构，揭示了在光学元件上直接粘结透明构件，容纳在凹状的组件中 的结构的光学器件，谋求更加小型化。

以往的在凹状的组件内容纳光学元件，缩小透明构件的粘结宽度，加上从 透明构件的外形到组件外形的距离缩小，而且缩小凹状凸缘的宽度，谋求小型 化的结构，或者在光学元件上直接粘结透明构件，容纳在凸缘缩小的凹状的组 件中谋求小型化的结构的光学器件，在安装于基板时，背面形成的背面端子和 基板的端子连接。然而，由于只用背面端子和基板连接安装强度不够，所以有 时在组件的各个边上设置与背面端子相连的侧面端子，进行焊锡安装，在侧面 端子上形成焊脚。并且，在这种情况下也存在着以往的侧面端子高度不够，有 时无法形成能确保有充分可靠性的安装强度的焊脚的问题。

例如，在将分别设置内部布线层的陶瓷叠层形成凹状组件的情况下，为使 叠层间的布线互相导通，形成贯通孔。于是，由于该贯通孔与形成侧面端子的 贯通部(以下称为划线(キヤスタレ一シヨン))的距离变短时，会在强度上 产生问题，为了确保两者的距离，有必要在与在上层形成的贯通孔的距离不会 在强度上形成问题的下层或者没有贯通孔的层上形成划线，形成侧面端子。因 此，侧面端子的高度与以往相比大幅缩短，在将半导体器件焊锡安装于安装基 板时，存在着在侧面端子和安装基板的端子间无法充分形成焊脚，焊脚容易断 开，可靠性低的问题。

另外，作为提高安装可靠性的方法，揭示了使端子列的两端的端子比其他 的端子宽的方法。但是在这种情况下，也存在着侧面端子的高度一旦降低，在 侧面端子和安装基板的端子间无法充分形成焊脚，焊脚容易断开，可靠性低下 的问题。

发明内容

本发明是为解决上述问题而作出的，目的在于即使在小型化的半导体器件 中，也确保在安装基板上进行焊锡安装的充分可靠性。

为了达到上述目的，本发明的半导体器件是将芯片封装在组件内而成的半 导体器件，其特征是，具有在所述组件侧面的各个边上设置，形成外部端子的 多个第1侧面端子、以及比在所述组件侧面的1个或者多个角上设置，形成外 部端子的所述第1侧面端子的高度更高的第2侧面端子。

另外，其特征是所述第1侧面端子形成于在所述组件侧面设置的划线上。

另外，是将芯片封装在组件内而成的半导体器件，其特征是具有只在所述 组件侧面的1个或者多个角上设置，形成外部端子的第2侧面端子。

另外，其特征是将所述第2侧面端子设置在4个角内，对角线上相对的2 个地方的角上。

另外，其特征是所述第2侧面端子形成为设置的所述组件侧面的角上的缺 口。

另外，其特征是所述组件将陶瓷叠层形成凹状，并利用盖体封装。

另外，其特征是所述组件为透明构件。

另外，其特征是所述组件将陶瓷叠层形成凹状，在所述芯片的上表面直接 粘结透明构件，所述芯片容纳在所述组件中，所述芯片和所述透明构件的周边 填充树脂封装形成。

另外，其特征是所述芯片为光学元件。

附图说明

图1A是说明第1实施形态的半导体器件的结构的图。

图1B是说明第1实施形态的半导体器件的结构的图。

图1C是说明第1实施形态的半导体器件的结构的图。

图1D是说明第1实施形态的半导体器件的结构的图。

图1E是说明第1实施形态的半导体器件的结构的图。

图1F是说明第1实施形态的半导体器件的结构的图。

图1G是说明第1实施形态的半导体器件的结构的图。

图2A是说明第2实施形态的半导体器件的结构的图。

图2B是说明第2实施形态的半导体器件的结构的图。

图2C是说明第2实施形态的半导体器件的结构的图。