[发明专利]具有单一芯片承载座的多芯片封装构造

说明书

技术领域

本发明是有关在一种半导体封装构造，更特别有关在一种多芯片封装构造。

背景技术

由于电子产品越来越轻薄短小，使得用以保护半导体芯片以及提供外部电路连接的封装构造也同样需要轻薄短小化。

随着微小化以及高运作速度需求的增加，多芯片封装构造在许多电子装置中更显其重要性及高度需求度。多芯片封装构造可借助将两个或两个以上的芯片组合在单一封装构造中，使是统运作速度的限制最小化。此外，多芯片封装构造可减少芯片间连接线路的长度而降低信号延迟以及存取时间。

参考图1，一种传统的堆栈封装构造10包含一基板11，基板11上设有一芯片12，借助数个凸块14与基板11电性连接。芯片12上堆栈有另一芯片13，并借助凸块15与芯片12电性连接。基板11上还设有一包覆芯片12、13的封胶体16，以保护所述芯片12、13。

然而，此种封装构造10是使用基板承载芯片，并非使用具有引脚的导线架承载芯片；另外，此种封装构造10上亦无法堆栈另外一个封装构造10。

参考图2，美国专利第6,977,431号则揭示了一种可堆栈的封装构造200，其包含一金属制成的芯片承载座110、数个金属引脚115，每一个引脚115包含一内引脚部分120与一外引脚部分130，其中内引脚部分120是嵌入一封胶体170中，而外引脚部分130则完全暴露在封胶体170的外部。芯片承载座110包含一大致平的第一表面111以及一大致平的且与第一表面111相对的第二表面112。一芯片140是位于一封胶体170内部且设置在芯片承载座110的第二表面112上，并借助数条焊线160与内引脚部分120电性连接。芯片承载座110的第一表面111则完全暴露在封胶体170的第一表面171外。

参考图3，上述专利还揭露了在半导体封装构造200的封胶体170的第一表面171上还可堆栈另一封装结构300，该封装结构300包含一芯片承载座210，其上表面设有一芯片230，芯片230并借助焊线250与环绕在芯片承载座210周围的引脚220电性连接。芯片230、芯片承载座210的上表面以及引脚220的上表面被一封胶体260所覆盖，芯片承载座210的下表面以及引脚220的下表面并暴露在封胶体260外。上述封装构造300与封装构造200之间还设有一导电层270，例如由焊锡或导电胶材料所形成，使得芯片承载座210的下表面借助导电层270与芯片承载座110的第一表面111电性连接；引脚220亦借助导电层270与内引脚120电性连接。

上述专利所揭露的封装结构200与封装结构300的组合体虽包含有两个芯片140、230，惟，其是使用两个芯片承载座110、210分别承载芯片140及230，此一结构造成了材料成本的增加。

有鉴于此，便有须提出一种多芯片封装构造，以解决上述问题。

发明内容

本发明的目的在于提供一种多芯片封装构造，是仅使用一个导线架即可达到多芯片封装构造的目的。

为达上述目的，本发明的多芯片封装构造包含一导线架，其具有一芯片承载座以及数个围绕芯片承载座的引脚。每一引脚包含一上引脚与一位于上引脚下方的下引脚，其中上引脚与下引脚大体上与芯片承载座平行，两者间并借助一大体上与两者相互垂直的中间引脚相互连接。在芯片承载座的上、下表面分别设有上芯片与下芯片，其中上芯片借助第一焊线与一部份引脚的上引脚的顶面电性连接，下芯片则借助第二焊线与另一部分引脚的上引脚的底面电性连接。芯片以及焊线则被一封胶体包覆，以防止损坏。

本发明的多芯片封装构造是仅使用一个导线架即可完成多芯片封装构造，可节省材料成本。另外，由于两芯片之间设有芯片承载座，若支撑芯片承载座的肋条与外界的接地线路连接，则芯片承载座可作为两芯片之间的电磁屏蔽，避免两者在运作时相互干扰。再者，两芯片在运作时所产生的热量，亦可借助肋条传递至外界。

为了让本发明的上述和其它目的、特征、和优点能更明显，下文特举本发明实施例，并配合所附图示，作详细说明如下。

附图说明

图1：为传统堆栈封装构造的剖面图。

图2：为传统可堆栈的封装构造的剖面图。

图3：为图2的传统可堆栈的封装构造与另一封装构造相互堆栈的剖面图。

图4a：为本发明的多芯片封装构造的前视/右视/俯视的立体示意图。

图4b：为沿图4a的多芯片封装构造的剖线4b-4b的剖面图。

图4c：为沿图4a的多芯片封装构造的剖线4c-4c的剖面图。

具体实施方式