[发明专利]半导体存储装置及其制造方法

说明书

技术领域

本发明涉及半导体存储装置及其制造方法。

背景技术

在NAND型快闪存储器等的非易失性半导体存储装置中使用的存储单元其最大的特征是具有由用绝缘膜覆盖周围的多晶硅制成的浮置栅极。通过对施加在在浮置栅极上隔着电极间绝缘膜形成的控制栅极的电压(控制电压)进行控制，利用FN(Fowler-Nordheim)隧穿效应从衬底经隧道绝缘膜向浮置栅极注入(写入)电荷，或者，相反从浮置栅极经隧道绝缘膜引出(擦除)电荷而改变存储单元的阈值。

由于在对浮置栅极引出注入电子时在隧道绝缘膜上施加高电压，因此在隧道绝缘膜上施加了很大的应力。为此，担心在隧道绝缘膜中产生缺陷，并使漏电流增加。作为难以产生缺陷的隧道绝缘膜，已知有用氧化硅膜夹持氮化硅膜的三层结构，并且上述氮化硅膜具有三配位的氮键的结构(例如参照专利文献1)。

另一方面，为了降低位单价而促进微细化时，此变动宽度由于单元间干涉而变窄，因而妨碍微细化。作为难以控制变动宽度的主要原因之一，电子穿过在浮置栅极和控制栅极之间夹持的电极间绝缘膜的现象(电极间绝缘膜泄漏)增加。由于电极间绝缘膜泄漏发生在从衬底向浮置栅极注入电子时，因此会发生存储单元的阈值达不到所期望的值等不合格情况。

专利文献1：日本特开2006-13003号公报

发明内容

(发明要解决的问题)

但是，在专利文献1中记载的技术中，基于该制造方法，有在硅衬底的表面上存在大量Si-O-H键的可能性。因此，重复进行写入/擦除时，O-H键从硅衬底中脱离并在硅衬底上生成悬挂键，存储单元的阈值发生改变，存在重复进行写入/擦除时的耐性(耐久特性)恶化的问题。

此外，NAND型快闪存储器的存储单元中，如图35所示，存在在浮置栅极的侧面与存储单元的扩散层之间发生的浮置栅极边缘电容耦合(FG边缘耦合)。FG边缘的特征点在于即使微细化其大小也不会发生变化。这与随着电极间绝缘膜电容和隧道绝缘膜电容微细化，相对置的面积变窄、减小的情况构成对照。为此，随着微细化FG边缘的作用相对地变大。

由于FG边缘耦合有助于衬底与浮置栅极的电容耦合，因此FG边缘的比例变大时，浮置栅极与控制栅极之间的电容耦合相对降低，导致电容耦合的比例下降。由于电容耦合比例的降低，加在衬底与浮置栅极之间的隧道绝缘膜上的电场相对于电极间绝缘膜的比例降低，其结果电极间绝缘膜泄漏增大。

一般情况下，如图36所示，为了正常地进行写入，有必要对隧道绝缘膜施加10MV/cm以上的电场，将对电极间绝缘膜施加的电场抑制在3MV/cm以下。一旦电容耦合比降低，隧道绝缘膜与电极间绝缘膜的电场分配的关系发生变化，隧道绝缘膜的电场降低，电极间绝缘膜的电场增大。像这样，判断FG边缘对电容耦合比产生怎样的影响是重要问题。

这里，介绍FG边缘与微细化的关系。隧道绝缘膜的电容与栅极面积成比例，随着微细化，按照栅极长度平方的比例减少。这个比例远远超过FG边缘耦合的减少。因此，在线宽为55nm以下的这代产品中，不可忽视FG边缘耦合的电容耦合比的影响。

接着，介绍FG边缘以外的写入效率降低的主要原因。如图37所示，写入时浮置栅极与隧道绝缘膜的界面上产生耗尽层，这成为隧道绝缘膜的电场降低并损失写入效率的一个原因。

这里，考虑耗尽层的影响。图38示出了n+多栅极中的耗尽层。与硅衬底不同，由于费米能级存在于导带中，因此在多晶硅表面上即使能带发生弯曲，也残留有不完全失去电子的区域(不完全耗尽层)。而且，在这个不完全耗尽层与隧道绝缘膜之间存在完全耗尽化的完全耗尽层。但是，实际上，由于这个完全耗尽层宽度显著变小，因此n+多晶硅的耗尽层受到不完全耗尽层的控制(参照文献H.Watanabe，IEEE TED52，2265，2005)。这里应该注意，在通常的硅中使用的耗尽近似处理，由于假定完全耗尽化，因此会过小地评价n+多晶硅的耗尽层的宽度。因此，也过小地评价了写入时产生的浮置栅极的耗尽层。换言之，如图37所示，由浮置栅极的耗尽层引起的隧道绝缘膜的电场的降低，尽管到此为止一直都被忽略，但当由于微细化而使写入余量变小时，若不能完全地去除，则会成为危险因素。