[发明专利]半导体元件及制造方法

说明书

技术领域

本发明一般涉及半导体元件，尤其是涉及功率开关半导体元件。

背景技术

金属氧化物半导体场效应晶体管(MOSFET)是一般类型的功 率开关器件。MOSFET器件包括源极区、漏极区、在源极区和漏极 区之间延伸的沟道区以及与沟道区相邻的栅极结构。栅极结构包括与 沟道区相邻并通过薄的电介质层与沟道区分离的传导栅极电极层。当 足够强度的电压施加到栅极结构以将MOSFET器件置于开启状态 时，传导沟道区在源极区和漏极区之间形成，因而允许电流流过器件。 当施加到栅极的电压不足以引起沟道的形成时，电流不流动且 MOSFET器件处于关闭状态。

MOSFET的制造包括用于将杂质材料堆积到功率MOSFET的 半导体基底中、蚀刻半导体基底的部分、蚀刻电介质材料的部分、蚀 刻传导材料的部分等几个掩模步骤。增加掩模步骤的数量增加了制造 功率MOSFET的成本。然而，为了提高性能，功率MOSFET的制造 商一般增加掩模步骤的数量。图1示出用于功率MOSFET的制造的 掩模步骤。图1示出的是现有技术的功率MOSFET 100，其具有有源 区(active area)和周边区，并包括半导体基底102，具有主表面104 和从表面104延伸到基底102中的P型传导性的掺杂区106。掺杂区 106也称为功率MOSFET 100的主体区。N型传导性的掺杂区108从 表面104延伸到掺杂区106的一部分中。具有侧壁和底的沟槽 (trench)110从表面104通过掺杂区106和108延伸到半导体基底102 中。电介质材料层112沿着沟槽110的侧壁和底设置。

场氧化区(field oxide region)114由半导体基底102形成。多晶硅 层116在场氧化区114上形成并在掺杂区106上延伸。多晶硅层116 通过电介质材料层118从掺杂区106隔离。此外，多晶硅120在电介 质层112上形成。多晶硅120用作栅极导体，而电介质层112用作栅 极电介质。电介质材料层122在多晶硅层116和栅极多晶硅120上形 成。开口在掺杂区108内形成以暴露掺杂区106的一部分。P型传导 性的掺杂区124在掺杂区106的暴露部分中形成。掺杂区124用作体 接触区。掺杂区108内开口的形成产生了N型传导性的掺杂子区108A 和108B。掺杂子区108A用作功率MOSFET 100的源极区。应注意， 在体接触区124和多晶硅层116之间有较大的距离，以及这个区中的 半导体基底102的部分掺杂有杂质材料，该杂质材料在缺乏源极阻挡 掩模(block mask)时形成掺杂区108。

图1示出在没有源极阻挡掩模情况下的功率MOSFET 100的形 成。当缺乏源极阻挡掩模时，由于体接触区124和多晶硅层116之间 的较大距离，寄生双极晶体管126在有源区的边缘附近形成。更具体 地，寄生双极晶体管126由基底102、掺杂区106和掺杂区108B形成。 寄生双极晶体管126使功率MOSFET 100的非箝位感应开关 (Unclamped Inductive Switching(UIS))性能降低。因此，功率 MOSFET的制造商放入源极阻挡掩模，以阻止杂质材料掺入掺杂区 108的一部分，掺杂区108的该部分变成掺杂区108B。虽然额外的掩 模步骤排除了寄生双极晶体管的形成，但它增加了制造功率器件例如 功率MOSFET的成本。

因此，得到对寄生双极晶体管的形成有增大的抵抗力的功率半导 体器件例如功率MOSFET以及用于制造功率半导体器件的方法是有 利的。功率半导体器件制造起来有成本效益是进一步有利的。

附图说明

由于结合附图阅读下列详细说明，本发明将被更好地理解，其中 相似的参考符号表示相似的元件，且其中：

图1是在制造期间的现有技术的半导体元件的横截面图；

图2是根据本发明的实施方式的功率半导体元件的一部分的顶 视图；

图3是图2的功率半导体元件的横截面图，其沿剖面线4-4指示 的区域截取但处于比图2的制造阶段更早的制造阶段；

图4是图2的功率半导体元件沿剖面线4-4截取的横截面图；

图5是图2的功率半导体元件沿剖面线5-5截取的横截面图；

图6是图2的功率半导体元件沿剖面线6-6截取的横截面图；