[发明专利]不通过打线即达成电性连接的芯片封装结构及其制作方法

说明书

技术领域

本发明涉及一种半导体芯片封装结构及其制作方法，尤其涉及一种不需通过打线工艺(wire-bonding process)即可达成电性连接的半导体芯片封装结构及其制作方法。

背景技术

请参阅图1所示，其为现有技术以打线工艺制作的发光二极管封装结构的剖面示意图。由图中可知，现有技术的发光二极管封装结构包括：基底结构1a、多个设置于该基底结构1a上端的发光二极管2a、多条导线3a、及多个荧光胶体4a。

其中，每一个发光二极管2a以其出光表面20a背向该基底结构1a的方式设置于该基底结构1a上，并且每一个发光二极管2a上端的正、负电极区域21a、22a经由两条导线3a电性连接于该基底结构1a的相对应的正、负电极区域11a、12a。此外，每一个荧光胶体4a覆盖于该相对应的发光二极管2a及两条导线3a上端，以保护该相对应的发光二极管2a。

然而，现有技术的打线工艺除了增加制造程序及成本外，有时还必须担心因打线而有电性接触不良的情况发生。此外，由于该两个导线3a均有一端设置于该发光二极管2a上端的正负电极区域21a、22a，因此当该发光二极管2a经由该出光表面20a进行光线投射时，该两条导线3a将造成投射阴影，而降低该发光二极管2a的发光品质。

所以由上述可知，目前现有技术的发光二极管封装结构显然具有不便与缺陷，因而有待加以改善。

发明内容

因此，本发明人认为上述缺陷可改善，且依据多年来从事此方面的相关经验，通过悉心观察且研究，并配合科技原理的运用，而提出一种设计合理且有效改善上述缺陷的本发明。

本发明所要解决的技术问题，在于提供一种不通过打线即达成电性连接的芯片封装结构及其制作方法。因为本发明的半导体芯片封装结构不需通过打线工艺即可达成电性连接，因此本发明可省略打线工艺并且可免去因打线而电性接触不良的情况发生。

为了解决上述技术问题，根据本发明的其中一种方案，提供一种不通过打线即达成电性连接的芯片封装结构，其包括：封装单元(package unit)、半导体芯片(semiconductor chip)、第一绝缘单元(first insulative unit)、第一导电单元(first conductive unit)、第二绝缘单元(second insulative unit)、及第二导电单元(second conductive unit)。

其中，该封装单元具有至少一个容置槽(receiving groove)。该至少一个半导体芯片容置于该至少一个容置槽内，并且该至少一个半导体芯片的上表面具有多个导电焊盘(conducive pad)。该第一绝缘单元具有至少一个形成于上述多个导电焊盘之间的第一绝缘层(first insulative layer)，以使得上述多个导电焊盘彼此绝缘。该第一导电单元具有多个成形于该至少一个第一绝缘层上的第一导电层(first conductive layer)，并且每一个第一导电层的一端电性连接于相对应的导电焊盘。该第二绝缘单元具有至少一个形成于上述多个第一导电层之间的第二绝缘层(second insulative layer)，以使得上述多个第一导电层彼此绝缘。该第二导电单元具有多个成形于上述多个第一导电层的另一相反端上的第二导电层(second conductive layer)。

上述不通过打线即达成电性连接的芯片封装结构，该至少一个半导体芯片为发光二极管芯片，该封装单元为荧光材料或透明材料，并且所述多个导电焊盘分成正极焊盘及负极焊盘，此外该发光二极管芯片具有设置于所述多个导电焊盘的相反端的发光表面。

上述不通过打线即达成电性连接的芯片封装结构，该至少一个半导体芯片为光感测芯片，该封装单元为透明材料或透光材料，并且所述多个导电焊盘至少分成电极焊盘组及信号焊盘组。

上述不通过打线即达成电性连接的芯片封装结构中，该至少一个半导体芯片可为集成电路芯片，该封装单元可为不透光材料，并且所述多个导电焊盘可至少分成电极焊盘组及信号焊盘组。

上述不通过打线即达成电性连接的芯片封装结构中，该第一绝缘层可形成于该封装单元及该至少一个半导体芯片上。

上述不通过打线即达成电性连接的芯片封装结构中，该第二绝缘单元可覆盖于所述多个导电层上。