[发明专利]像素结构及其制造方法

说明书

技术领域

本发明是有关于一种像素结构及其制造方法，且特别是有关于一种具有多层结构的金属信号线的像素结构及其制造方法。

背景技术

传统的平面显示器技术中，大多以复数个薄膜晶体管搭配多条信号线形成的像素数组，像素数组的各像素分别藉由来自信号线的控制信号控制本身的薄膜晶体管，配合控制信号的工作频率选择性的接收数据。

然而，随着平面显示器的尺寸增加，像素数组中的信号线的电阻值也随着增加。且随着信号线重迭的区域增加，信号RC延迟的情形更为严重，导致信号传递失真。

因此，如何降低信号线的阻值以减轻信号失真，便成为决定大尺寸平面显示器质量良窳的重要关键。

发明内容

本发明是有关于一种像素结构及其制造方法，是以双层金属形成信号线，降低信号线的传输阻值，提供平面显示器稳定精确的信号传输质量。此外，本发明所提出的制造方法可以减少掩模工艺，大幅降低生产成本。

根据本发明，提出一种像素结构，包括一扫描线、一数据线、一主动组件、一第一保护层、一第二保护层及一像素电极。扫描线具有一第一扫描金属层及一第二扫描金属层。数据线与扫描线交错排列并形成一交错处，其中数据线包括一第一数据金属线段及一第二数据金属层。第一数据金属线段设置于与交错处距一第一距离之处，第二数据金属层设置于交错处及第一数据金属线段上。主动组件电性耦接数据线与扫描线，包括一栅极、一绝缘层、一沟道层、一源极与一漏极。绝缘层部分位于栅极上，沟道层位于栅极上方的绝缘层上。源极与漏极位于沟道层上，源极耦接数据线。第一保护层及第二保护层覆盖主动组件并形成一第一接触孔以露出部分漏极，第二保护层是覆盖于漏极的部分边缘。像素电极越过第二保护层并藉由第一接触孔与漏极耦接。

根据本发明，提出一种像素结构的制造方法，包括下列步骤。首先，提供一基板。接着，形成一图案化第一金属层于基板上，包含一栅极、一第一扫描金属层与一第一数据金属线段。然后，形成一图案化绝缘层于图案化第一金属层上。接着，形成一图案化半导体层于图案化绝缘层上。然后，形成一图案化第二金属层，包括一源极、一漏极、一第二扫描金属层与一第二数据金属层，其中源极与漏极形成于图案化半导体层上且与栅极构成一主动组件。第一数据金属线段及第二数据金属层构成一数据线且电性连接源极，第一扫描金属层与第二扫描金属层构成一扫描线且电性连接栅极。接着，形成一图案化保护层，部分覆盖于漏极的部分边缘。然后，形成一图案化透明导电层，图案化透明导电层包含一像素电极，像素电极越过漏极的部分边缘的图案化保护层且电性连接于漏极。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明。

附图说明

图1绘示依照本发明实施例一的一种像素结构的制造流程图；

图2A绘示实施例一的第一道掩模工艺的像素结构的示意图；

图2B绘示沿图2A的剖面线AA’的剖面图；

图2C绘示沿图2A的剖面线BB’的剖面图；

图3A绘示实施例一的第二道掩模工艺的像素结构的示意图；

图3B绘示沿图3A的剖面线AA’的剖面图；

图3C绘示沿图3A的剖面线BB’的剖面图；

图4A绘示实施例一的第三道掩模工艺的像素结构的示意图；

图4B绘示沿图4A的剖面线AA’的剖面图；

图4C绘示沿图4A的剖面线BB’的剖面图；

图5A绘示实施例一的第四道掩模工艺的像素结构的示意图；

图5B绘示沿图5A的剖面线AA’的剖面图；

图5C绘示沿图5A的剖面线BB’的剖面图；

图5D-5I绘示实施例一的第四道掩模工艺的详细步骤示意图；

图6绘示依照本发明实施例二的一种像素结构的制造流程图；

图7A绘示实施例二的第一道掩模工艺的像素结构的示意图；

图7B绘示沿图7A的剖面线AA’的剖面图；

图7C绘示沿图7A的剖面线BB’的剖面图；

图8A绘示实施例二的第二道掩模工艺的像素结构的示意图；

图8B绘示沿图8A的剖面线AA’的剖面图；

图8C绘示沿图8A的剖面线BB’的剖面图；

图8D-8G绘示实施例二的第二道掩模工艺的详细步骤示意图；

图9A绘示实施例二的第三道掩模工艺的像素结构的示意图；

图9B绘示沿图9A的剖面线AA’的剖面图；

图9C绘示沿图9A的剖面线BB’的剖面图；

图10A绘示实施例二的第四道掩模工艺的像素结构的示意图；