[发明专利]用于半导体集成电路设备的缺陷分析方法和缺陷分析系统

说明书

背景技术

关于静态随机存取存储器(SRAM)的现有技术的缺陷分析方法的示例包括缺陷检验方法、物理分析方法、电气属性测量方法、电气测试等。缺陷检验方法是如下方法，其中在制造的每个工艺过程中检验晶片的外观，以检查缺陷位置、尺寸等。物理分析方法是如下方法，其中在完成制造工艺之后通过物理地逆向处理晶片，更加直接地找到缺陷。现有技术的电气测试是如下方法，其中在完成制造工艺之后测量SRAM单元的电气属性以找到缺陷位(defective bit)的位置和成品率(例如，令人满意的芯片与所有芯片或管芯的比率)。

在现有技术的SRAM中，缺陷区域可以是其中形成了多个缺陷位的区域。可以使用现有技术的缺陷检验方法和/或电气测试分析缺陷区域。例如，使用缺陷检验方法可以获得指出缺陷位置的缺陷数据，并且使用电气测试可以确定指出缺陷区域位置的缺陷区域数据。这两个数据可用于估计缺陷区域。

发明内容

示例性实施例可以更加容易地找到缺陷位的直接起因，减少半导体芯片的制造时间、成本和/或单位成本，并且/或者可以更加容易地执行缺陷分析。示例性实施例涉及用于半导体集成电路设备的缺陷分析方法和缺陷分析系统。

至少一个示例性实施例提供了一种缺陷分析方法。至少根据该示例性实施例，可以将具有相关性的缺陷和缺陷位的模拟特性存储在数据库中，并且可以定位第一晶片中的第一缺陷区域。可以测量第一缺陷区域中的缺陷位的模拟特性，并且可以比较测得的模拟特性和存储在数据库中的模拟特性，以确定引起第一缺陷区域的缺陷。

至少一个其他的示例性实施例提供了一种缺陷分析方法。至少根据该示例性实施例，通过在第一晶片上执行电气测试，可以定位由多个缺陷SRAM单元形成的第一晶片中的第一缺陷区域。通过在第一缺陷区域上执行物理分析可以找到第一晶片中的缺陷。可以测量其位置与第一缺陷区域中的缺陷位置匹配的缺陷SRAM单元的模拟特性，并且可以验证第一缺陷区域中的缺陷和第一缺陷区域中的缺陷SRAM单元的模拟特性之间是否存在相关性。可以将被定义为具有相关性的缺陷和模拟特性存储在数据库中。通过在第二晶片上执行电气测试可以定位由缺陷SRAM单元形成的第二晶片中的第二缺陷区域，并且可以测量第二缺陷区域中的缺陷SRAM单元的模拟特性。通过比较第二缺陷区域中的SRAM单元的测得的模拟特性和存储在数据库中的模拟特性，可以确定引起第二缺陷区域的缺陷。

至少一个其他的示例性实施例提供了一种缺陷分析系统。至少根据该示例性实施例，缺陷分析系统可以包括被配置为存储具有相关性的缺陷和模拟特性的数据库。电气测试仪可被配置为定位第一晶片中的第一缺陷区域。模拟特性测试仪可被配置为测量第一缺陷区域中的缺陷位的模拟特性，并且分析仪可被配置为通过比较测得的模拟特性和存储在数据库中的模拟特性，分析引起该缺陷的缺陷。

至少一个其他的示例性实施例提供了一种缺陷分析方法。至少根据该示例性实施例，可以将至少一个第一缺陷和至少一个相关联的模拟特性存储在数据库中，并且可以定位第一晶片中的第一缺陷区域。可以测量该第一缺陷区域中的至少一个第一缺陷位的至少一个模拟特性，并且可以将该至少一个测得的模拟特性同至少一个存储的模拟特性比较，以确定该至少一个第一缺陷是否是该至少一个第一缺陷区域的起因。

根据至少某些示例性实施例，可以定位第二晶片中的第二缺陷区域，并且可以确认第二缺陷区域中的至少一个第二缺陷位。可以测量该至少一个第二缺陷位的至少一个模拟特性，并且可以使该至少一个第二缺陷位和至少一个测得的模拟特性同至少一个第一缺陷相关联。该至少一个第一缺陷和相关联的至少一个测得的模拟特性可以存储在数据库中。

根据至少某些示例性实施例，可以建模指示至少一个第一缺陷的电路，并且基于通过对仿真建模电路获得的模拟特性和关于至少一个第二缺陷位的至少一个测得的模拟特性进行比较，可以使该至少一个第一缺陷与该至少一个第二缺陷位相关联。

根据至少某些示例性实施例，可以在第二晶片上执行电气测试以确定至少一个第二缺陷位的位置。电气测试可以在制造第二晶片之后执行。可以在制造第二晶片之后执行物理分析以确定至少一个第一缺陷的位置。基于该至少一个第一缺陷的位置和该至少一个第二缺陷位的位置，该至少一个第一缺陷可以与该至少一个第二缺陷位相关联。可以测量具有与该至少一个第一缺陷的位置匹配的位置的至少一个第二缺陷位的模拟特性。在第二晶片的制造工艺过程中可以在第二晶片上执行缺陷检验以确定在第二晶片上形成的至少一个第一缺陷的位置。基于该至少一个第二第一的位置和该至少一个第二缺陷位的位置，该至少一个第一缺陷可以与该至少一个第二缺陷位相关联。