[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体器件及其制造方法，特别涉及具有在下部金属膜和上部金属膜之间形成绝缘膜的结构的MIM电容元件的半导体器件及其制造方法。 

背景技术

将MIM(Metal-Insulator-Metal：金属-绝缘层-金属)电容元件用作为要求高速作业的高频模拟集成电路的电容元件。MIM电容元件相对于MOS(Metal-Oxide-Semiconductor：金属氧化物半导体)电容元件可减小寄生电阻和寄生电容。 

作为MIM电容元件，例如，在JP特开2003-318269号公报(专利文献1)中记载有这样的结构，即，具有：形成在层间绝缘膜上的、由铝青铜(AlCu)构成的下膜电极膜，形成在下膜电极膜上的介电膜，形成在介电膜上的上膜电极膜。 

另外，在JP特开2004-303908号公报(专利文献2)中记载有：对形成于层间绝缘膜上的AlCu膜刻画图案，由此在层间绝缘膜上形成布线的同时形成MIM电容元件的上部电极，其中，上述层间绝缘膜覆盖基板。 

在JP特开2006-210952号公报(专利文献3)中记载有：在与专利文献2相同结构的MIM电容元件中，使电容下部电极的厚度比电容上部电极的厚度薄，将与电容下部电极连接的接触部形成在其下方的层间绝缘膜内。 

在专利文献2、专利文献3所记载的MIM电容元件中，电容下部电极、电容绝缘膜和电容上部电极具有相同的平面形状。 

另外，在JP特表2003-526927号公报(专利文献4)中记载有这样的MIM电容器，即，具有相同平面形状的电容下部电极以及介电膜、以比介电膜窄的形状形成在介电膜上的电容上部电极。 

专利文献1：JP特开2003-318269号公报 

专利文献2：JP特开2004-303908号公报 

专利文献3：JP特开2006-210952号公报 

专利文献4：JP特表2003-526927号公报 

发明内容

然而，例如，如图16所示，在层间绝缘膜101上依次形成第一阻挡金属膜102、AlCu膜103、第二阻挡金属膜104、介电膜105以及上膜电极膜106，然后，对上部电极膜106和介电膜105分别刻画图案，经过这样的工序而形成专利文献1所记载的MIM电容元件。 

一般，通过溅射处理来形成作为MIM电容元件100的下膜电极膜使用的AlCu膜103，从而使AlCu膜103构成多晶体结构，晶体大小不均匀，由于晶体晶界而产生的凹处的深度各不相同，因此导致在AlCu膜103的表面上产生凹凸。AlCu膜103越厚，该凹凸越显著。 

另一方面，在MIM电容元件100的侧方，对同一第一阻挡金属膜102、AlCu膜103以及第二阻挡金属膜104刻画图案，从而形成布线107a、107b。在这样的情况下，为了使布线107a、107b的电阻变小，将AlCu膜103形成得较厚，因此使AlCu膜103表面的凹凸差变大。 

若AlCu膜103的凹凸差变大，则使形成在其上的介电膜105的膜厚不均匀，会产生电场集中的处所，从而有可能导致漏电流流过，在其凸部上的介电膜105上产生绝缘损坏。 

与此相对，如图17A所示，在专利文献2、3所记载的MIM电容元件中，在AlCu膜103和其下方的第一阻挡金属膜102之间形成有介电膜105，因此，介电膜105不会受到在AlCu膜103的上表面上产生的凹凸的影响。在这样的结构中，第一阻挡金属膜102成为下部电极，AlCu膜103成为上部电极。 

但是，若AlCu膜103变厚，则难以控制AlCu膜103的蚀刻的终点。从而，当在AlCu膜103中发生蚀刻不足时，会导致横方向的漏电流增加。 

另一方面，在过剩地进行蚀刻的情况下，如图17B所示，继AlCu膜103之后对介电膜105也被蚀刻，从而使AlCu膜103和介电膜105的形状相同。其结果，使第一阻挡金属膜(下部电极)102和AlCu膜(上部电极)103在介电膜105的周缘部接近，使漏电流容易流过它们之间。 

特别地，若为了增加MIM电容100的电荷容量而使介电膜105变薄，则介电膜105的蚀刻控制也变得困难，因此容易通过刻画图案来使AlCu膜103和第一阻挡金属膜102的平面形状相同。 

本发明的目的是提供一种能够提高电容元件的特性的半导体器件及其制造方法。 

解决课题的方法