[实用新型]一种芯片衬底电位隔离电路

权利要求书

1、一种芯片衬底电位隔离电路，包括输入检测端子，其特征在于它包括芯片衬底、电压箝位电路和限流电路；其中，输入检测端子通过电压箝位电路和限流电路连接到芯片的衬底上。

2、根据权利要求1中所述的一种芯片衬底电位隔离电路，其特征在于所说的电压箝位电路是由限流电阻I和PMOS管I构成；所说的限流电阻I的一端与外部输入检测端子连接，另一端则与芯片的P型衬底连接；所说的PMOS管I采用二极管的连接方式，其源极与P型衬底连接，其栅极和漏极连接在一起，并与地(VSS)连接，PMOS管I的衬底与电源(VDD)连接。

3、根据权利要求1中所述的一种芯片衬底电位隔离电路，其特征在于所说的限流电路是由限流电阻II、NMOS管II和NMOS管III组成；所说的限流电阻II连接在NMOS管II的源极和NMOS管III的漏极之间；所说的NMOS管II的漏极与外部输入检测端子连接，其衬底与P衬底连接，栅极连接内部电压控制信号输入端；所说的NMOS管III的漏极与限流电阻II相连，源端和衬底与地(VSS)连接，栅极连接内部电压控制信号输入端。

4、根据权利要求1中所述的一种芯片衬底电位隔离电路，其特征在于所说的限流电路是由限流电阻III、限流电阻IV、PMOS管IV、NMOS管V组成；所说的限流电阻III和限流电阻IV的一端连接MOS开关管的栅极，限流电阻III的另外一端连接PMOS管IV的漏极，限流电阻IV的另外一端连接NMOS管V的漏极；PMOS管IV的衬底和源极连接到电源(VDD)上，栅极连接内部电压控制信号；NMOS管V的源极连接内部电压控制信号输入端子，其衬底连接P型衬底，且其栅极与内部电压控制信号输入端连接。