[发明专利]非易失性存储器件及其自补偿方法

说明书

相关申请的交叉引用

本申请要求于2006年12月27日提交的韩国专利申请No.10-2006-134812的优先权，通过引用将其全部内容合并于此。

技术领域

本发明涉及一种非易失性存储器件，且更具体而言，涉及一种非易失性存储器件以及补偿阈值电压变动的方法。

背景技术

非易失性的闪存分成NAND闪存或是NOR闪存。NOR闪存具有这种结构，其中存储单元独立地连接到位线和字线，并具有良好的随机存取瞬时特性；而NAND闪存具有这种结构，其中多个存储单元串联连接，每个单元串仅需要一个接触，该结构在集成度方面是良好的。因此，NAND结构一般用在高集成闪存中。

熟知的NAND闪存器件包括存储单元阵列、行解码器及页面缓冲器。存储单元阵列由沿行延伸的多个字线、沿列延伸的多个位线以及对应于位线的多个单元串组成。

近年来，为了进一步提高闪存的集成度，对能够将多个数据位储存在一个存储单元中的多位单元已经进行了积极的研究。这种存储单元一般被称为“多级单元(MLC)”。单个位的存储单元被称为“单级单元(SLC)”。

NAND闪存可能会具有因为操作一段长时间所引起的改变的特性而导致的错误。

图1图示具有改变的阈值电压的MLC中的单元分布。

参阅图1，可以储存2位数据的MLC存储器件可具有四个单元状态，其表示数据[11]、[10]、[00]和[01]。各个单元依据编程电压来分布。具有状态[11]的单元指未被编程的单元，而具有状态[10]的单元指被编程为具有略大于第一编程电压PV1的阈值电压的单元。

再者，具有状态[00]的单元具有略大于第二编程电压PV2的阈值电压，而具有状态[01]的单元具有略大于第三编程电压PV3的阈值电压。

再者，为了读取各个单元，施加第一至第三读取电压R1至R3以确定单元状态，所以可以确认被编程的数据。

同时，在NAND闪存中，应该设定操作电压以确保保持特性。即，在存储器件操作一段长时间时单元的阈值电压可以改变并且相同数据被保留。因此，已经研究了一种通过从开始来设定单元的电压并基于该特性来执行编程和读取操作的减少错误的方法。

如果重复MLC存储器件的编程与擦除操作，电子被俘获在存储单元的浮动栅极与衬底之间的氧化物层之间，增加了俘获的电荷。随着时间流逝和温度升高，俘获的电荷摆脱俘获，减少了被编程单元的阈值电压。因此，考虑阈值电压的减少，将编程电压设定成高于读取电压(可由图1中看出编程电压设定成高于读取电压)。

然而，随着阈值电压变低，阈值电压可以变得低于读取电压，造成读取错误。由于这种问题所产生的失效现象被称为“保持失效”。因此，为了防止保持失效，必须提高阈值电压，这需要增加用于接通未选单元的通过偏压。

通过偏压的增加导致这一现象，其中未选单元的被擦除的单元的阈值电压增加，所以未选单元的阈值电压不正常地增加。此现象导致当随后有读取操作时的失效。这被称为由读取干扰所引起的“读取干扰失效”。

通过图1中的虚线表示了引起保持失效和读取干扰失效的阈值电压的变动。

发明内容

本发明涉及一种非易失性存储器件及其自补偿方法，其中可以补偿单元的阈值电压以便防止由于单元的阈值电压的改变所造成的失效。

根据本发明的一方面，提供一种非易失性存储器件，包括：存储单元阵列，包括一个或多个区块，所述区块分别具有多个存储单元以及与每个区块有关的参考单元；X解码器和Y解码器，用于根据输入地址选择存储单元阵列的存储单元来操作；页面缓冲器，用于编程数据到由X解码器和Y解码器所选择的存储单元中、或读取被编程的数据；以及控制器，用于控制存储单元阵列、X解码器、Y解码器和页面缓冲器，以计算存储单元的阈值电压的改变、并基于参考单元的阈值电压的改变来补偿存储单元的改变的阈值电压。

根据本发明的另一方面，提供一种非易失性存储器件，包括：存储单元阵列，包括一个或多个区块，所述区块分别具有多个存储单元；X解码器和Y解码器，用于根据输入地址选择存储单元阵列的存储单元来操作；页面缓冲器，用于编程数据到由X解码器和Y解码器所选择的存储单元中、或读取被编程的数据；以及控制器，用于控制存储单元阵列、X解码器、Y解码器以及页面缓冲器，以在包括在存储单元阵列的每个区块中的存储单元上执行周期性的读取操作并通过确定发生失效的存储单元的数量是否高于临界值来补偿存储单元的改变的阈值电压。