[发明专利]具有浮动电极的半导体装置

说明书

技术领域

本发明涉及半导体装置。

背景技术

对于半导体装置来说，存在如下情况：形成依赖于内部结构并带来与本意不同的作用的寄生元件，产生寄生动作。寄生动作会给本来的半导体装置的动作带来不良影响，因此，为了抑制寄生动作，一直以来在研究各种半导体装置的结构。

在特开平9-293729号公报中公开了一种半导体装置，其在P型硅衬底上形成N型外延层，并且，在N型外延层上形成上下贯穿的P型区域，将N型外延层作成绝缘隔离的岛。在半导体装置中，利用该岛形成NPN双极型晶体管，从P型硅衬底的表面一侧照射质子，在P型硅衬底上形成载流子复合层。

在特开昭58-77254号公报中公开了一种逻辑集成电路装置，其具有：P型单晶硅衬底，连接到负电源电位；第一N型外延区域，配置于该硅衬底表面上，并且，向其输入逻辑信号；第二N型外延区域，在硅衬底表面上与第一N型外延区域分离地配置，并且，连接到负电源电位；第三N型外延区域，在硅衬底表面上与第一、第二N型外延区域分离地配置，并且，通过负载电阻单元连接到正电源电位，若第一N型外延区域为逻辑“0”，则第三N型外延区域为逻辑“1”；P型隔离区域，分别将第一、第二、第三N型外延区域绝缘隔离。

特开昭59-94861号公报中公开了一种半导体集成电路装置，其具有：形成在第一导电型的半导体衬底上的预定导电型的杂质浓度分布大致均匀的半导体层；形成在半导体层表面的预定位置的第二导电型的第一阱区域；包围半导体层的表面的第一阱区域形成的第一导电型的第二阱区域；在第一阱区域和半导体衬底之间分别邻接设置、并且杂质浓度比第一阱区域高的第二导电型的第一埋入区域；在第二阱区域和半导体衬底之间分别邻接设置、并且杂质浓度比第二阱区域高的第一导电型的第二埋入区域；分别形成在第一阱区域以及第二阱区域的有源元件。

对于半导体装置来说，在衬底上形成一种导电型的区域或其他导电型的区域等，由此，构成各种元件。如前所述，相互靠近地形成各导电型的区域，因此，有时会产生与本来目的不同的寄生动作。

例如，作为半导体装置，可列举出形成在半导体衬底的表面上的双极型晶体管。在双极型晶体管之中，对于npn双极型晶体管来说，在p型半导体衬底的表面上形成n型半导体区域、p型半导体区域以及n型半导体区域。在这种晶体管中，也可能在半导体衬底的内部形成寄生晶体管而产生寄生动作。

发明内容

本发明的目的在于提供一种抑制了寄生动作的半导体装置。

本发明的半导体装置具有以平面延伸的方式形成的第一导电型的第一半导体区域。具有配置于上述第一半导体区域的上侧的第二导电型的第二半导体区域。具有第二导电型的第三半导体区域，配置于上述第一半导体区域的上侧，与上述第二半导体区域分离形成。具有第二导电型的第四半导体区域，配置于上述第一半导体区域的上侧，在上述第二半导体区域和上述第三半导体区域之间与上述第二半导体区域和上述第三半导体区域分离地形成。具有第一导电型的第五半导体区域，配置于上述第一半导体区域的上侧，配置于上述第三半导体区域和上述第四半导体区域之间，并且，电阻比第一半导体区域低。具有以与上述第二半导体区域接触的方式形成的第一电极。具有以与上述第三半导体区域接触的方式形成的第二电极。具有形成在由上述第二半导体区域和上述第四半导体区域所夹持的区域的第三电极。上述第四半导体区域和上述第五半导体区域以导电性构件电连接。上述第四半导体区域与上述第三半导体区域的距离比上述第四半导体区域的宽度长。

可根据参照附图来理解的本发明的以下的详细说明明确本发明的上述以及其他的目的、特征、方式以及优点。

附图说明

图1是实施方式1的半导体装置的第一概略剖面图。

图2是实施方式1的半导体装置的第二概略剖面图。

图3是用于说明实施方式1的半导体装置的效果的图表。

图4是比较例的半导体装置的第一概略剖面图。

图5是比较例的半导体装置的第二概略剖面图。

图6是实施方式2的半导体装置的概略剖面图。

图7是实施方式3的第一半导体装置的概略剖面图。

图8是实施方式3的第二半导体装置的概略剖面图。

图9是实施方式4的半导体装置的概略剖面图。

图10是实施方式5的第一半导体装置的概略剖面图。

图11是实施方式5的第二半导体装置的放大概略剖面图。

图12是实施方式5的第三半导体装置的放大概略剖面图。

图13是实施方式5的第四半导体装置的放大概略剖面图。