[发明专利]非易失性存储装置以及对其中的多级单元进行编程的方法无效

专利信息
申请号: 200710138072.2 申请日: 2007-08-08
公开(公告)号: CN101211660A 公开(公告)日: 2008-07-02
发明(设计)人: 王钟铉;朴世泉;朴成勋 申请(专利权)人: 海力士半导体有限公司
主分类号: G11C16/08 分类号: G11C16/08;G11C16/24
代理公司: 北京集佳知识产权代理有限公司 代理人: 杨生平;杨林森
地址: 韩国京畿*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 非易失性 存储 装置 以及 中的 多级 单元 进行 编程 方法
【说明书】:

本申请要求于2006年12月28日提交的韩国专利申请No.2006-136356的优先权,通过引用将其全部内容合并于此。

技术领域

本发明涉及一种非易失性存储装置以及一种对多级单元进行编程的方法。更特别地,本发明涉及一种用于有效地对多级单元中最高有效位进行编程的页面缓冲器。

背景技术

近年来,对可以电编程/擦除数据并且不需要使得数据被周期性地刷新的非易失性存储装置的需求已增加。此外,为提高非易失性存储装置的集成度,关于用于储存一位以上的数据的单元的研究已在积极地进行中。

在下文中,将具有用于储存多位数据的单元的非易失性存储装置称为多级单元(MLC)非易失性存储装置。

例如,在具有用于储存2位数据的多级单元的非易失性存储装置中,一个单元可储存四个可能数据组合中的一个,即,11,10,01和00。因此,就增加的逻辑而言,可以提高非易失性存储装置的集成度。

关于MLC非易失性存储装置中单元的编程操作,包括用于逐步地对单元进行编程的操作,而不象具有用于储存一位的单级单元的单级单元(SLC)非易失性存储装置。此外,MLC非易失性存储装置可通过上述操作储存具有多种情况的数据。

在此情况下,当执行关于包括在一个页面中的特定单元的编程操作时,首先编程MLC非易失性存储装置中的部分单元。

在之前步骤中其它单元已被编程。在此,当再执行关于已编程的单元的编程操作时,若给定值以上的编程电压没有施加至单元,则会发生单元的阈值电压不增加的现象。结果,相较于首次编程所需时间,对已编程的单元进行编程所需的时间增加,并因此会发生编程干扰现象。

发明内容

本发明的特征在于提供一种具有页面缓冲器的非易失性存储装置,其在最高有效位的操作期间施加了比在前面的最低有效位编程操作中高的电压,并施加了比低电平高的电压至对应于最高有效位被编程而最低有效位没有被编程的单元组的位线。

本发明的特征在于提供一种对非易失性存储装置中多级单元进行编程的方法,其在执行关于最高有效位的编程操作时施加了比最低有效位编程操作的电压更高的电压,并将比低电平高的电压施加至对应于最高有效位被编程而最低有效位没有被编程的单元组的位线。

依据本发明的一个示例实施例的非易失性存储装置包括页面缓冲器,该页面缓冲器具有位线选择电路、第一寄存器、第二寄存器、数据比较电路、第一位线电压控制器以及第二位线电压控制器。该位线选择电路选择性地耦接某一位线至感测节点。该第一寄存器与第二寄存器储存给定的数据。该数据比较电路比较储存于第一寄存器中的数据与储存于第二寄存器中的数据,并传送比较结果至感测节点。该第一位线电压控制器依据储存于第一寄存器中的数据的电压电平,施加低电平的电压至位线。该第二位线电压控制器依据储存于第二寄存器中的数据,施加高电平的选择的第一电压至位线。

依据本发明的一个示例实施例的对非易失性存储装置中多级单元进行编程的方法,包括:编程并验证关于某一单元的LSB数据;将要作为关于该单元的MSB来编程的数据传送至页面缓冲器的第一寄存器;依据LSB编程来读取储存于该单元中的数据,并将读取的数据储存在页面缓冲器的第二寄存器中;依据储存于第一寄存器中的数据,重置储存于第二寄存器中的数据,因而确定LSB和MSB要被编程的单元;比较该重置数据与储存于第一寄存器中的数据,因而确定只有MSB要被编程的单元;预充电与MSB和LSB要被编程的单元有关的位线至低电平的电压;预充电与只有MSB要被编程的单元有关的位线至选择的高电平的电压;以及执行初始电压比在LSB编程操作中高出某一电平的ISPP编程操作。

依据本发明的另一示例实施例的对非易失性存储装置中多级单元进行编程的方法,包括:确定第一单元组和第二单元组,第一单元组具有其中LSB与MSB被编程的单元,第二单元组具有其中LSB没被编程而MSB被编程的单元;预充电耦接至第一单元组的位线至低电平的电压;预充电耦接至第二单元组的位线至选择的高电平的电压;以及执行其中初始电压比在LSB编程操作中高约3V到4V的ISPP编程操作。

本发明的非易失性存储装置可减少在最高有效位被编程时的编程时间。即,在非易失性存储装置具有其中最高有效位被编程而最低有效位没有被编程的第一单元和其中最高有效位与最低有效位被编程的第二单元的情况下,在对第二单元中的最高有效位进行编程之前先编程最低有效位。因而,该非易失性存储装置具有一个问题,即与第二单元对应的阈值电压在第二单元被编程期间是缓慢增加的。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200710138072.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top