[发明专利]光掩模基板以及光掩模制作方法

说明书

技术领域

本发明涉及制造用于半导体集成电路、电荷耦合器件(CCD)、液晶显示(LCD) 滤色片、磁头等的微细加工中的光掩模的光掩模基板，以及使用该光掩模基板 制备光掩模的方法。

背景技术

在近来的半导体制造工艺中，对大规模集成电路的更高集成的挑战日益要 求电路图案的微型化。日益要求进一步减小构成电路的布线图案的尺寸，以及 要求用于构成单元的层间连接的接触孔图案微型化。因此，在用于形成这样的 布线图案和接触孔图案的光刻法中的写入电路图案的光掩模制造中，需要能够 精确写入更微小的电路图案的技术来满足微型化的要求。

为了在光掩模衬底上形成更为精确的光掩模图案，首先要在光掩模基板上 形成高度精确的抗蚀图案。由于光刻法在实际加工半导体衬底中进行缩小投影， 光掩模图案具有实际所需的图案尺寸约4倍的尺寸，但是其精确度没有相应地 放宽。作为原版的光掩模还需要具有比曝光后的图案精确度更高的精确度。

此外，在最近流行的刻蚀法中，所要写入的电路图案具有远小于所用光的 波长的尺寸。如果使用仅是电路部件的4倍放大倍率的光掩模图案，那么由于 诸如发生在实际的光刻法操作中的光学干涉的影响，对应于光掩模图案的形状 不会转移到抗蚀膜。在一些情况下，要减轻这些影响，必须将光掩模图案设计 成比实际的电路图案更复杂的形状，即，应用了所谓的光学邻近校正(OPC)的 形状。那么，目前，用于获得光掩模图案的光刻法技术还需要更高精确度的加 工方法。光刻法的性能有时用最大分辨率表示。关于分辨率界限，在光掩模加 工工序中涉及到的刻蚀法需要具有等于或大于在使用光掩模的半导体加工工序 中使用的光刻法所必需的分辨率界限的最大分辨率精确度。

通常，光掩模图案通过在透明衬底上具有光屏蔽膜的光掩模基板上形成光 致抗蚀剂膜，用电子束写入图案并显影以形成抗蚀图案而形成。使用生成的抗 蚀图案作为蚀刻掩模，将光屏蔽膜蚀刻成光屏蔽图案。在使光屏蔽图案微型化 的尝试中，如果在微型化之前，将抗蚀膜的厚度保持在与现有技术中的同一水 平进行加工，那么膜厚度对图案的比例(称为高宽比)变得更大。结果，抗蚀 图的轮廓退化了，阻止了有效的图案转印，并且在一些情况下，发生抗蚀图的 破坏或剥落。因此，微型化必然要求抗蚀膜的厚度减小。

另一方面，关于使用抗蚀剂作为蚀刻掩模蚀刻的光屏蔽膜材料，提出了很 多材料。实际上，因为有关于其蚀刻的已知很多发现并且确定了标准工艺，所 以总是使用铬化合物膜。这种膜的典型是由用于ArF受激准分子激光光刻法的 光掩模基板所必需的铬化合物组成的光屏蔽膜，其包括具有在JP-A 2003-195479、JP-A 2003-195483和日本专利第3093632号中报告的50到77nm 厚度的铬化合物膜。

但是，含氧的氯干法蚀刻经常能够在某种程度上蚀刻有机膜，含氧的氯干 法蚀刻是用于铬基膜例如铬化合物膜的普通干法蚀刻工艺。如果通过薄的抗蚀 膜进行蚀刻，那么精确转印抗蚀图案是困难的。要抗蚀剂既具有高分辨率且又 具有允许用于高精确度蚀刻的抗蚀刻性，是有些困难的任务。那么，出于实现 高分辨率和高精确度的目的，不得不再考察光屏蔽膜材料从而找到从仅依靠抗 蚀性能的方法到也改进光屏蔽膜性能的方法的转变。

而且，关于除了铬基材料以外的光屏蔽膜材料，进行了很多研究。最新研 究的一个例子是在用于ArF受激准分子激光光刻法的光屏蔽膜中使用钽。见 JP-A 2001-312043。

另一方面，在干法蚀刻期间使用硬模以减少抗蚀剂上的负荷始终是一般的 做法。例如，JP-A 63-85553公开了用SiO₂膜覆盖的MoSi₂，其在使用氯气的MoSi₂干法蚀刻期间作为蚀刻掩模使用。它描述了SiO₂膜也能作为减反射膜起作用。

自从过去，对金属硅化物膜，特别是硅化钼膜一直在进行研究。例如，它 们在JP-A 63-85553、JP-A 1-142637和JP-A 3-116147中被公开，其全部基本 上使用硅和钼＝2∶1的膜。而且，JP-A 4-246649公开了金属硅化物膜。实际 的制作工艺通过改进常规的铬基光屏蔽膜来适应微型化的要求。