[发明专利]用于设计半导体集成电路的单元配置方法

权利要求书

1.一种单元配置方法，包括如下步骤：

(a)输入逻辑电路信息，在该逻辑电路信息中定义有进行设计的半导体集成电路的触发器以及位于所述触发器之间的该半导体集成电路的逻辑电路；

(b)解析所述逻辑电路信息以检测出夹在两个触发器之间的逻辑电路；

(c)计算在步骤(b)中检测的逻辑电路的逻辑级数；以及

(d)按照在步骤(c)中计算的逻辑级数，确定用于该逻辑电路中的单元要与哪个衬底电位相连接，

其中，所述步骤(d)包括确定用于具有较大逻辑级数的逻辑电路中的单元与较高的衬底电位相连接，而用于具有较小逻辑级数的逻辑电路中的单元与较低的衬底电位相连接。

2.根据权利要求1所述的单元配置方法，其特征在于，

所述步骤(d)包括根据在步骤(c)中计算出的逻辑级数以及图表信息确定用于该逻辑电路的单元要与哪个衬底电位相连接；并且

所述图表信息包括按照所述逻辑电路的逻辑级数，只要该逻辑级数位于预定值之间，指定单元要与哪个衬底相连接的信息。

3.根据权利要求1所述的单元配置方法，其特征在于，还包括在对该逻辑电路信息中夹在两个触发器之间的所有逻辑电路执行步骤(b)到(d)之后的步骤(e)，其根据在所述步骤(d)中确定的衬底电位执行自动配置/布线处理以生成布局数据。

4.根据权利要求3所述的单元配置方法，其特征在于，当对所述布局数据执行的时序验证结果为错误时，将单元重新定位到具有较高衬底电压的衬底，从而所述单元连接到不同的衬底电位。

5.根据权利要求3所述的单元配置方法，其特征在于，当对所述布局数据执行的时序验证结果为错误时，更换单元与衬底电位提供线的接点，从而所述单元连接到不同的衬底电位。

6.一种单元配置方法，包括如下步骤：

(a)输入逻辑电路信息，在该逻辑电路信息中定义有进行设计的半导体集成电路的触发器以及位于所述触发器之间的该半导体集成电路的逻辑电路；

(b)根据所述逻辑电路信息进行自动配置/布线处理以生成初步布局数据；

(c)根据所述初步布局数据进行时序验证以计算各逻辑电路的延迟信息；

(d)解析所述逻辑电路信息以检测出夹在两个触发器之中的逻辑电路；

(e)根据在步骤(c)处计算的延迟信息计算在步骤(d)处检测出的逻辑电路的延迟；以及

(f)按照在步骤(e)处计算的延迟确定用于该逻辑电路的单元要与哪个衬底电位相连接，

其中，所述步骤(f)包括确定将用于具有较大延迟的逻辑电路的单元与较高的衬底电位相连接，而将用于具有较小延迟的逻辑电路的单元与较低的衬底电位相连接。

7.根据权利要求6所述的单元配置方法，其特征在于，所述步骤(f)包括根据在步骤(e)中计算出的延迟以及图表信息确定用于该逻辑电路的单元要与哪个衬底电位相连接；并且

所述图表信息包括按照所述逻辑电路的延迟，只要该延迟在预定值之间，指定单元要与哪个衬底相连接的信息。

8.根据权利要求6所述的单元配置方法，其特征在于，还包括在对该逻辑电路信息中夹在两个触发器之间的所有逻辑电路执行步骤(d)到(f)之后的步骤(g)，其根据在所述步骤(f)中确定的衬底电位进行自动配置/布线处理以生成布局数据。

9.根据权利要求8所述的单元配置方法，其特征在于，当对所述布局数据执行的时序验证结果为错误时，将单元重新定位到具有较高衬底电压的衬底，从而所述单元连接到不同的衬底电位。

10.根据权利要求8所述的单元配置方法，其特征在于，当对所述布局数据执行的时序验证结果为错误时，更换单元与衬底电位提供线的接点，从而所述单元连接到不同的衬底电位。

11.一种半导体集成电路，其包括位于连接到不同衬底电位提供线的多个衬底上的多个触发器和多个逻辑电路，

其中构成逻辑电路的金属氧化物半导体元件提供有衬底电位，该衬底电位根据位于多个触发器的第一触发器的输出与输入到第一触发器或者第二触发器的信号线之间逻辑电路的逻辑级数的大小而变化，其中用于具有较大逻辑级数的逻辑电路中的金属氧化物半导体元件与较高的衬底电位相连接，而用于具有较小逻辑级数的逻辑电路中的金属氧化物半导体元件与较低的衬底电位相连接。