[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法。特别涉及场效应型晶体管中具有借助覆盖栅电极且具有内部应力的绝缘膜而在沟道区域产生应力的构造的半导体器件。

背景技术

近年来，为谋求半导体器件的高速化有人提出了以下的结构和方法，即使用具有内部应力的膜从外部对载流子的流动场所(沟道区域)产生应力，从而使载流子的迁移率提高。

图17、图18(a)以及图18(b)示出了现有的具有通过具有内部应力的绝缘膜对沟道区域产生应力的构造的半导体器件(参考例如专利文献1)。补充说明一下，图17是对应于图18(a)及图18(b)中的XVII-XVII线的俯视图，图18(a)是对应于图17中的XVIIIa-XVIIIa线的剖面图，图18(b)是对应于图17中的XVIIIb-XVIIIb线的剖面图。

如图17、图18(a)以及图18(b)所示，在半导体衬底100上形成有将活性区域100a隔开的元件隔离区域101，在被元件隔离区域101包围的活性区域100a上隔着栅极绝缘膜102形成有具有硅化物层103a的栅电极103。在栅电极103和硅化物层103a的侧面上形成有由剖面形状是L字形的第一侧壁105和第二侧壁106构成的侧壁绝缘膜113。而且，在活性区域100a的侧壁绝缘膜113外侧的区域，形成有上层具有硅化物层107sa的源极区域107s以及上层具有硅化物层108da的漏极区域108d。在半导体衬底100上形成有将栅电极103和侧壁绝缘膜113等覆盖起来、由氮化硅膜构成且具有内部应力的衬里膜(liner layer)109。在衬里膜109上形成有层间绝缘膜110。在层间绝缘膜110上形成有贯通该层间绝缘膜110和衬里膜109且到达硅化物层107sa和108da的接触柱塞111，在层间绝缘膜110上形成有它的下面与接触柱塞111的上端相连接的布线112。

由图17明显可知，在具有上述结构的现有半导体器件中，具有内部应力的衬里膜109夹着栅电极103侧面上的侧壁绝缘膜113而进行包围。

这里，假定载流子流动的沟道长度方向是将源极区域107和漏极区域108连接起来的方向，则当衬里膜109具有拉伸应力的时候，整个衬里膜109就要收缩，因此而对活性区域100a产生应力，将拉伸应力S1施加给在沟道区域的沟道长度方向上。因此，当是N型场效应型晶体管(N型MIS晶体管)的时候，载流子的迁移率提高，电流增加，半导体器件从而有可能高速动作。

《专利文献1》特开2005-57301号公报

发明内容

-发明要解决的问题-

如上所述，在具有内部应力的绝缘膜围着栅电极形成的结构下，例如如图17及图18(b)所示，具有内部应力的衬里膜109，也将位于元件隔离区域101上的栅电极103的突出部分(以下称其为“栅电极的突出部分”)的前端覆盖起来。于是，当具有内部应力的衬里膜109具有了拉伸应力的时候，为响应衬里膜109整体上要收缩这一要求，栅电极103的突出部分便在沟道宽度方向上亦即垂直于沟道长度方向的方向遭到压缩。结果是，压缩应力S2便经由栅极绝缘膜102施加在与栅电极103接触的沟道区域的沟道宽度方向上。

因此，在使用(001)衬底且载流子在<110>方向上流动的半导体器件中，因为沟道宽度方向成为<1-10>，所以无论半导体器件是电子为载流子的N型MIS晶体管，还是半导体器件是空穴为载流子的P型MIS晶体管，若压缩应力S2施加在沟道区域的沟道宽度方向上，则载流子的迁移率会减小。结果是，由具有内部应力的绝缘膜加给沟道区域的沟道长度方向的拉伸应力S1带来的迁移率提高的效果被抵消。而且，在是使用(001)衬底且载流子在<100>方向上流动的半导体器件的情况下，载流子迁移率提高这一效果也同样被抵消。

而且，若沟道宽度变窄，则由栅电极的突出部分施加给沟道区域的沟道宽度方向的压缩应力的影响变大。还有，因为若栅电极的突出部分变短，则从栅电极的突出部分的前端到沟道区域的距离变短，所以这一部分对施加给沟道区域的沟道宽度方向的压缩应力的影响变大。估计上述各点对今后的微细化来说将成为问题。

本发明正是为解决上述问题而研究开发出来的，其目的在于：提供一种具有载流子的迁移率优越且对微细化适用的构造的半导体器件及其制造方法。

-用以解决问题的技术方案-