[发明专利]半导体器件以及其制造方法

权利要求书

1.一种半导体器件，其特征在于，具备：

半导体衬底，

形成在该半导体衬底的元件区域中的沟道区，

夹持所述元件区域的所述沟道区而形成的第1及第2主电极区域，

在所述沟道区的上侧表面上相互分离而设置的第1及第2ONO膜，包括：下部氧化膜、设在该下部氧化膜的上侧表面上的电荷存储氮化膜、以及设在该电荷存储氮化膜的上侧表面上的上部氧化膜，该第1及第2ONO膜的各自的一个侧面分别位于所述沟道区的、在上侧衬底面上与所述第1及第2主电极区域的边界上，

分别设在所述第1及第2ONO膜的上侧表面上的第1及第2浮栅，

以均匀的膜厚覆盖包括所述第1及第2ONO膜和所述第1及第2浮栅的所述元件区域的上侧而形成的层间绝缘膜，以及，

以将所述第1及第2ONO膜之间、和所述第1及第2浮栅之间填充、并且覆盖所述层间绝缘膜的上侧表面的方式设置的控制栅。

2.一种半导体器件的制造方法，其特征在于，包括以下工序：

第1工序，在半导体衬底的芯片区域内的上侧衬底面上，通过向从以一定的间隔排列设置的多个元件隔离区域露出的元件区域、导入第1导电型的杂质，形成第1导电型杂质区域，

第2工序，在所述第1导电型杂质区域的上侧表面的、形成沟道区的预定区域上形成掩模，然后，通过向所述第1导电型杂质区域导入具有与第1导电型相反的导电型的第2导电型杂质，形成第1及第2主电极区域、和所述掩模下部的、在所述第1及第2主电极区域之间的沟道区，

第3工序，除去所述掩模之后，通过在所述半导体衬底的整个上侧面上、依次重叠形成下部氧化膜、电荷存储氮化膜以及上部氧化膜，形成包括所述下部氧化膜、所述电荷存储氮化膜以及所述上部氧化膜的ONO膜，

第4工序，在所述ONO膜的整个上侧面上形成浮栅材料层，从而形成由所述ONO膜及所述浮栅材料层构成叠层体，

第5工序，对该叠层体进行局部蚀刻，直到所述上侧衬底面从该叠层体的表面露出，在所述沟道区之上形成在多个所述元件隔离区域的排列方向上相互分离并延伸的条状的第1及第2残存区域，且以使该第1及第2残存区域的各自的一个侧面分别位于所述沟道区的在上侧衬底面上与所述第1及第2主电极区域的边界上的方式、形成该第1及第2残存区域，由此，利用所述ONO膜、在所述第1及第2残存区域中分别残存形成所述第1及第2ONO膜，并且利用所述浮栅材料层、在所述第1及第2残存区域中分别残存形成第1及第2浮栅，

第6工序，在包括所述第1及第2残存区域的所述半导体衬底的整个上侧面上，以均匀的膜厚形成层间绝缘膜，

第7工序，以将所述第1及第2残存区域之间填充、并且覆盖所述层间绝缘膜的整个上侧面的方式形成控制栅，以及

第8工序，除去存在于所述元件隔离区域的上侧区域、及该元件隔离区域的延长区域上侧的所述控制栅、所述层间绝缘膜、所述第1及第2浮栅以及所述第1及第2ONO膜。

3.一种半导体器件的制造方法，其特征在于，包括以下工序：

第1工序，在半导体衬底的芯片区域内的上侧衬底面上，通过向从以一定的间隔排列设置的多个元件隔离区域露出的元件区域、导入第1导电型的杂质，形成第1导电型杂质区域，

第2工序，通过在所述半导体衬底的整个上侧面上、依次重叠形成下部氧化膜、电荷存储氮化膜以及上部氧化膜，形成包括所述下部氧化膜、所述电荷存储氮化膜以及所述上部氧化膜的ONO膜，

第3工序，在该ONO膜的上侧表面的、形成第1及第2浮栅的预定区域之间，形成栅形成牺牲膜，

第4工序，以覆盖包括该栅形成牺牲膜的所述ONO膜的上侧表面的方式形成浮栅材料层，

第5工序，通过除去该浮栅材料层，在所述栅形成牺牲膜的两个侧部残存形成第1及第2浮栅，

第6工序，以所述栅形成牺牲膜和所述第1及第2浮栅为掩模，通过向所述第1导电型杂质区域导入具有与第1导电型相反的导电型的第2导电型的杂质，形成第1及第2主电极区域，同时在所述栅形成牺牲膜和所述第1及第2浮栅的下部的所述第1及第2主电极区域之间形成沟道区，

第7工序，除去所述栅形成牺牲膜、和除了所述第1及第2浮栅的下部的部分的所述ONO膜，直到所述半导体衬底的上侧衬底面露出为止，并利用未除去而残存的所述第1及第2浮栅的下部的所述ONO膜形成第1及第2ONO膜，从而形成由所述第1及第2浮栅和所述第1及第2ONO膜构成的第1及第2残存区域，

第8工序，在包括所述第1及第2残存区域的所述半导体衬底的整个上侧面上，以均匀的膜厚形成层间绝缘膜，

第9工序，以将所述第1及第2残存区域之间填充、并且覆盖所述层间绝缘膜的整个上侧面的方式，形成控制栅，以及

第10工序，除去存在于所述元件隔离区域的上侧区域、及该元件隔离区域的延长区域上侧的所述控制栅、所述层间绝缘膜、所述第1及第2浮栅以及所述第1及第2ONO膜。