[发明专利]防止相邻栅极相互影响的半导体器件及其制造方法

说明书

技术领域

本发明涉及一种半导体器件，更具体而言一种具有凹栅的半导体器件，其增加沟道的有效长度，且防止相邻栅极的相互影响而降低临界电压，及该半导体器件的制造方法。

背景技术

随着半导体器件的设计尺寸降到100nm以下，短沟道效应造成对器件正常功能的重大阻碍，在短沟道效应中，沟道长度的减少导致临界电压由于该沟道长度的减小而引起的急剧降低，。因此对利用传统平面型晶体管想要获得理想的临界电压时，就在半导体器件的工艺及形状上遭遇到根本的限制。

为了克服短沟道效应造成的问题，已经在本领域中披露具备凹栅的半导体器件。在具有凹栅的半导体器件中，在部分的硅基板上界定了凹槽，然后在凹槽内形成栅极，从而与平板型沟道结构相比，有效沟道长度增加。

下文中参照图1描述常规的具有凹栅的半导体器件。

参照图1，在硅基板100中形成界定有源区的边界的隔离结构102，在有源区的栅极形成区内界定凹槽H1，而在凹槽H1内界定凹栅110。凹栅110包括栅绝缘层111，多晶硅层112，硅化钨层113，及硬掩模氮化物层114的叠层。

在凹栅110的两侧壁上分别形成栅极间隙体115。在基板100表面上凹栅110两侧上分别形成源极与漏极区116与117。焊盘插塞(landing plug)130形成于包括栅极间隙体115的凹栅110之间，也就是在源极与漏极区116与117上。例如，栅极间隙体115包括由氧化物层及氮化物层组成的双层，参考标号120指层间介电体。

与具有平面沟道结构特征的传统半导体器件相比，上述半导体器件的凹栅结构减轻了短沟道效应。

虽然具有凹栅的传统半导体器件有某些如上所述的优点，但凹栅间的缩短的距离造成的问题在于，DRAM单元中一个栅极的操作导致其他栅极的临界电压的降低，因而使击穿特性变差。

图2是示出当在具有凹栅的传统的半导体器件中将电压施加到相邻的凹栅时临界电压降低的曲线图。参照图2，可知凹栅的临界电压受相邻栅极的影响而降低，其导致临界电压小于预定值。

具体而言，随着半导体器件设计规则的降低，随着单元尺寸的减少而凹栅间的距离缩短。因此，预期相邻栅极间的相互影响将增加。因此，为了实现高度集成的半导体器件，必须解决与相邻栅极间的相互影响所造成的临界电压的降低，及其所造成的击穿特性变差的相关问题。

发明内容

本发明的实施方式涉及一种具有凹栅的半导体器件，其可防止因相邻栅极间的相互影响而降低临界电压，以及该半导体器件的制造方法。

本发明的实施方式涉及一种具有凹栅的半导体器件，其可防止因相邻栅极间的相互影响而降低临界电压，由此确保所需击穿特性，以及该半导体器件的制造方法。

本发明的实施方式涉及一种具有凹栅的半导体器件，其可防止因相邻栅极间的相互影响，由此可实现具有所需特性的高度集成的半导体器件，以及该半导体器件的制造方法。

在一个实施方式中，半导体器件包括：硅基板；形成于该硅基板中而界定有源区的隔离结构，其具有一对栅极形成区，在栅极形成区间的漏极形成区，及在栅极形成区外的源极形成区；有源区的各栅极形成区内形成的凹栅，形成于基板中的其下埋部的侧壁上，该凹栅向内凹陷，并面对着漏极形成区。从而各下埋部均具有减小的宽度且获得不对称结构，其中凹栅的下埋部间的距离乃大于凹栅的上埋部间的距离；及形成于凹栅两侧的基板表面中的源极与漏极区。

该源极与漏极具有大致与形成于基板上的凹栅上埋部的深度相同的深度。

形成于基板上的凹栅的上埋部具有200～500的深度。

该半导体器件还包括栅极间隙体，其形成于各凹栅的两侧壁上。

该半导体器件还包括焊盘插塞，其形成于包含栅极间隙体的凹栅间的源极与漏极区上。

在另一实施方式中，一种半导体器件的制造方法所包括的步骤为：在硅基板中形成隔离结构，其界定有源区，有源区具有一对栅极形成区，该栅极形成区间的漏极形成区，及这些栅极形成区外的源极形成区；在包含该隔离结构的该硅基板上形成硬掩模，其具有暴露这些栅极形成区的开口；通过蚀刻这些暴露的栅极形成区界定第一凹槽；在包含该硬掩模开口的这些第一凹槽的侧壁上形成间隙体，其面对该漏极形成区；使用这些间隙体及该硬掩模作为蚀刻掩模来蚀刻这些第一凹槽的暴露的底部；移除这些间隙体及该硬掩模；在由该第一凹槽及第二凹槽组成的不对称凹槽内形成凹栅；及在该基板表面上这些凹栅的两侧上形成源极与漏极区。

该硬掩模形成为氧化物层与多晶硅层的叠层。