[发明专利]防止相邻栅极相互影响的半导体器件及其制造方法

权利要求书

1.一种半导体器件，包括：

硅基板；

形成于该硅基板中的隔离结构，所述隔离结构界定有源区，该有源区具有：

一对栅极形成区；

在这些栅极形成区间的漏极形成区；及

在这些栅极形成区外的源极形成区；

各形成于该有源区的该栅极形成区的凹栅，各凹栅包括：在该基板的栅极形成区内的下埋部与上埋部，

其中下埋部的侧壁形成比上埋部的侧壁从该漏极形成区延伸得更远，致使各该下埋部的宽度窄于形成于上面的上埋部的宽度，且

其中该对凹栅的下埋部间的距离大于该对凹栅的上埋部间的距离；及

形成于该基板表面上这些凹栅两侧的源极与漏极区。

2.如权利要求1的半导体器件，其中所述源极与漏极区形成以具有实质上与该形成于该基板中的凹栅的上埋部深度相同的深度。

3.如权利要求2的半导体器件，其中所述形成于该基板中的凹栅上埋部具有200～500的深度。

4.如权利要求1的半导体器件，还包括：

形成于各该凹栅两侧壁上的栅极间隙体。

5.如权利要求4的半导体器件，还包括：

形成于该源极与漏极区上在包括该栅极间隙体的这些凹栅间的焊盘插塞。

6.一种半导体器件的制造方法，其包括的步骤为：

在硅基板形成隔离结构，其限定了有源区，该有源区具有一对栅极形成区，这些栅极形成区之间的漏极形成区，及在这些栅极形成区外的源极形成区；

在包括该隔离结构的该硅基板上形成硬掩模，该硬掩模具有开口以暴露这些栅极形成区；

通过蚀刻经暴露的这些栅极形成区来界定第一凹槽；

在包括该硬掩模的开口的这些第一凹槽的侧壁上形成间隙体，其面对这些漏极形成区；

通过利用这些间隙体及该硬掩模为蚀刻掩模，蚀刻经暴露的这些第一凹槽底部，以在这些第一凹槽下界定第二凹槽；

移除这些间隙体及该硬掩模；

在这些不对称的凹槽内形成凹栅，各由该第一凹槽与该第二凹槽组成；及

在该基板表面上的这些凹栅两侧形成源极与漏极区。

7.如权利要求6的方法，其中所述硬掩模形成为氧化物层及多晶硅层的叠层。

8.如权利要求6的方法，其中所述第一凹槽被界定具有200～500的深度。

9.如权利要求6的方法，其中形成这些间隙体的步骤包括的子步骤有：

在包括这些第一凹槽的该硬掩模上形成间隙体层；

通过各向异性蚀刻间隙体层，在包括该硬掩模开口的这些第一凹槽两侧壁上形成间隙体；

在所得的基板上形成光致抗蚀剂图案，其具有位于包括该硬掩模开口的第一凹槽两侧壁上的这些间隙体，从而这些形成于面对该漏极形成区的这些第一凹槽侧壁上的间隙体被该光致抗蚀剂图案所覆盖，而这些形成于面对这些源极形成区的这些第一凹槽侧壁上的间隙体则被暴露；

移除形成于面对这些源极形成区的这些第一凹槽侧壁上的这些暴露的间隙体；及

移除该光致抗蚀剂图案。

10.如权利要求9的方法，其中该间隙体形成具有10～400的厚度。

11.如权利要求6的方法，其中该第二凹槽被界定具有200～500的深度。

12.如权利要求6的方法，其中由该第一凹槽及该第二凹槽组成的不对称凹槽的深度具有400～1,000的深度。

13.如权利要求6的方法，其中形成凹栅的步骤包括的子步骤有：

在包括该不对称凹槽的该基板表面上形成栅极绝缘层；

形成第一栅极导电层于该栅极绝缘层上以填充该不对称凹槽；

平面化该第一栅极导电层表面；

在平面化的第一栅极导电层上依序形成第二栅极导电层及硬掩模层；及

蚀刻该硬掩模层、该第二栅极导电层、该第一栅极导电层、及该栅极绝缘层。

14.如权利要求13的方法，在形成凹栅的步骤后及形成源极与漏极区的步骤前，还包括的步骤有：

在该凹栅两侧壁上形成栅极间隙体。

15.如权利要求14的方法，其中该栅极间隙体包括由氧化物层与氮化物层组成的双层。

16.如权利要求14的方法，其中在形成栅极间隙体的步骤后，还包括的步骤为：

在包括这些栅极间隙体的这些凹栅之间的该源极与漏极区上形成焊盘插塞。