[发明专利]半导体存储器装置的数据输出电路及其控制方法

说明书

技术领域

本发明涉及一种半导体存储器装置，且具体而言，涉及一种半 导体存储器装置的数据输出电路及方法。

背景技术

根据现有技术的具有图1所示配置的半导体存储器装置具有 第一至第三单元数据输出模式(此后称为X32模式、X16模式以及 X8模式)，其中根据一次(one-time)读取命令输出的数据位的数 量分别为32、16和8。

图1内所示的根据现有技术的半导体存储器装置包括存储器 排组10、多条数据线GIO<0>至GIO<31>、数据输出单元20以及垫 单元30。存储器排组10包括单元阵列11和包括多个数据总线感测 放大器(此后简称为感测放大器)的感测放大器阵列12，多条数据线 GIO<0>至GIO<31>对应于感测放大器阵列12的各个感测放大器，使 得存储器排组10内对应于行地址和列地址的单元数据会输出至存 储器排组10之外，数据输出单元20储存或驱动数据线GIO<0>至 GIO<31>的数据，以便输出至半导体存储器装置之外，并且垫单元 30具有三十二个将由数据输出单元20驱动的数据输出至半导体存 储器装置之外的垫。

多条数据线GIO<0>至GIO<31>分别通过数据输出单元20对应于 垫单元30的第零至第三十一垫。

进一步，当半导体存储器装置在X32模式中工作时会使用到全部 三十二个垫、当半导体存储器装置在X16模式中工作时会使用到十六 个垫并且当半导体存储器装置在X8模式中工作时会使用到八个垫。 因此，这三十二个垫可分成只在X32模式内使用的垫、可在X32模式 和X16模式内共用的垫以及在X32模式、X16模式和X8模式内共用 的垫，这是在设计半导体存储器装置时事先确定的。

感测放大器阵列12的感测放大器设置成以感测放大器 DBSA_X8、感测放大器DBSA_X32、感测放大器DBSA_X16和感测放大 器DBSA_X32的顺序的重复图案，如图1所示。

感测放大器DBSA_X8在X32模式、X16模式以及X8模式内工 作，感测放大器DBSA_X32只在X32模式内工作，并且感测放大器 DBSA_X16在X32模式和X16模式内工作。

当半导体存储器装置在X32模式内工作时，感测放大器阵列 12的所有感测放大器都工作，并且数据通过与感测放大器对应的数 据线GIO<0>至GIO<31>来输出。

当半导体存储器装置在X16模式内工作时，感测放大器阵列 12的所有感测放大器DBSA_X8和DBSA_X16都工作，并且数据通过 与感测放大器对应的数据线GIO<0>、GIO<2>、...、GIO<28>、GIO<29> 和GIO<30>来输出。

当半导体存储器装置在X8模式内工作时，感测放大器阵列12 的所有感测放大器DBSA_X8都工作，并且数据通过与感测放大器对 应的数据线GIO<0>、GIO<4>、...和GIO<28>来输出。

然而，检测和放大对应于行地址与列地址的单元中数据的感测 放大器并未与对应于X32模式、X16模式和X8模式的感测放大器完 全匹配。

例如，当半导体存储器装置在X8模式内工作时，八位数据中 的第一位数据需要通过数据线GIO<0>输出。

然而，当检测与放大对应于行地址与列地址的单元中数据的感 测放大器之一为耦合至存储器排组内数据总线Lio<1>和Liob<1>的 感测放大器DBSA_X32时，则不能以正常状态输出数据。

为此，根据图1所示的现有技术，本地数据总线线路 ldb_X16<1>、ldb_X16<3>和ldb_X8<1:3>耦合至与GIO线耦合并在 包括X32模式、X16模式和X8模式的各个模式中使用的感测放大器， 这样数据传输至感测放大器。

因此，当半导体存储器装置在X8模式内工作时，即使感测与 放大对应于行地址与列地址的单元内数据的感测放大器对应于感 测放大器DBSA_X8、DBSA_X32、DBSA_X16和DBSA_X32中的任意一 个，对应的数据也会传输至感测放大器DBSA_X8，并且可以正常状 态输出数据。