[发明专利]半导体存储器装置的数据输出电路及其控制方法

权利要求书

1.一种用于半导体存储器装置的数据输出电路，所述数据输出电路 包括：

多个垫，所述垫的相应一部分配置成专用于至少两种单元数据输出 模式中的一个，或共用于全部或部分的所述至少两种单元数据输出模式；

多条数据线，其配置成从多个存储器排组传输数据至所述存储器排 组之外；以及

数据输出控制单元，其配置成根据至少一个控制信号，从所述多条 数据线之中的数据线输出数据到与在目前设定的单元数据输出模式内使 用的垫对应的相应信号线；所述数据输出控制单元包括：

第一控制信号产生单元，其配置成根据在输入行地址和读取命令时 使能的命令识别信号来产生第一控制信号；以及

数据选择单元，其配置成根据所述第一控制信号或根据所述第一控 制信号和第二控制信号从所述数据线选择数据，并输出所述数据到所述 多个垫中与在所述目前选择的单元数据输出模式中使用的所述垫对应的 所述信号线；

其中所述数据选择单元包括：

第一选择单元，其配置成当第一单元数据输出模式选择信号被使能 时，从耦合至所述第一选择单元的所述数据线输出数据到与在所述第一 单元数据输出模式内使用的所述垫对应的所述信号线；

第二选择单元，其配置成当所述第一单元数据输出模式选择信号和 第二单元数据输出模式选择信号中的一个被使能时，根据所述第一控制 信号，从耦合至所述第二选择单元的数据线之中的所述数据线输出数据 到与在所述第一单元数据输出模式和所述第二数据输出模式中使用的所 述垫对应的所述信号线；以及

第三选择单元，其配置成当所述第一单元数据输出模式选择信号、 所述第二单元数据输出模式选择信号和第三单元数据输出模式选择信号 中的一个被使能时，根据所述第一控制信号和第二控制信号，从耦合至 所述第三选择单元的数据线之中的所述数据线输出数据到与在所述第一 单元数据输出模式、所述第二单元数据输出模式和第三单元数据输出模 式内使用的所述垫对应的所述信号线。

2.如权利要求1的数据输出电路，

其中所述多条数据线分成多个组，每一组包括预定数量的数据线， 以及

在每一组内确定在所述至少两种单元数据输出模式中的每个中使用 的数据线的数量。

3.如权利要求1的数据输出电路，

其中所述第一控制信号为与所述存储器排组中的一个对应的行地 址，并且根据所述读取命令来激活。

4.如权利要求1的数据输出电路，

其中所述第二控制信号为与所述存储器排组中的一个对应的列地 址，并且根据所述读取命令来激活。

5.如权利要求1的数据输出电路，

其中所述第一控制信号产生单元包括：

多个第一NAND门，其每个接收用于每个排组的行地址和关于所述对 应排组的只在为每个存储器排组输入读取命令时才使能的命令识别信 号，并据此产生输出；以及

第二NAND门，其接收所述多个第一NAND门的所述输出，并输出所 述第一控制信号。