[发明专利]半导体器件及其制作方法

说明书

技术领域

本发明涉及半导体器件及其制作方法，特别涉及一种金属氧化物半导体(MOS)器件的基础结构与运作原则。

背景技术

传统的MOS半导体器件结构，栅极沟道层的掺杂物与两侧的源极和漏极的掺杂物为不同型的带电离子型态，可参考Handbook ofSemiconductor Manufacturing Technology，Edited by Yoshio Nishi andRobert Doering，publisher Marcel Dekker，Inc.in 2000.Chapter 5，by RobertB.Simonton，Walter Class，Yuri Erokhin，Michael Mack，and LeonardRubin。图1是现有技术半导体器件的结构示意图。如图1所示的半导体器件100，半导体衬底101上依次形成有隔离浅沟槽102，P阱103与N阱104。在P阱103内，依次形成NMOS元件；所述NMOS元件包括栅极沟道层105，介电层106和栅极107，源极与漏极的轻掺杂区108，源极与漏极的袋掺杂区109，以及栅极107两侧的间隙壁110，和源极与漏极的重掺杂区111，以及源极、漏极与栅极的连接界面层112。在N阱104内，依次形成PMOS元件；所述PMOS元件包括栅极沟道层105’，介电层106’和栅极107’，源极与漏极的轻掺杂区108’，源极与漏极的袋掺杂区109’，以及栅极107’两侧的间隙壁110’，和源极与漏极的重掺杂区111’，以及源极、漏极与栅极的连接界面层112’。

在实际的应用与制作工艺上，由于栅极与源/漏极工程设计的考虑，栅极沟道层105与105’的形成可使用多次离子注入以形成反阱掺杂离子浓度分布；以控制阈值电压与亚阈值(Subthreshold)漏电流。可参考美国麻省理工学院的研究论文(Dimitri A.Antoniadis and James E.Chung，1991 IEEE IEDM Technical Digest，第21-24页)，或法国格勒诺布尔通讯实验室的研究论文(T.Skotnicki & P.Bouillon，1996IEEE Symposium onVLSI Technology Technical Digest，第152-153页)与(Tomasz Skotnicki，Gerard Merckel，and Thierry Pedron，March 1988，IEEE Electron DeviceLetters，Vol.9，No.2，第109-112页)。轻掺杂源/漏极108与108’可避免热载流离子效应，源/漏极的袋掺杂区109与109’可降低穿通漏电流，重掺杂源/漏极111与111’提供与外界连接的低电阻欧姆接触界面112与112’。较栅极沟道层为深的P阱103与N阱104的作用，一方面可降低衬底漏电流，另一方面将NMOS与PMOS隔离，以避免在NMOS与PMOS之间形成闩锁(latch-up)效应，使用多次离子注入P阱103与N阱104层，可以达到双重和更佳效果。有些应用，在P阱103与N阱104层更深处形成深P阱与深N阱(图1中未示出)；其用途包含避免宇宙射线引起的储存器乱码，可参考美国国际商业机械公司的研究专辑(IBM Journal of Research andDevelopment，Vol.40，No.1，January 1996，第3-129页)。在同时包含模拟与数字讯号的晶片上，可降低数字讯号与模拟讯号之间的干扰，可参考美国史坦福大学整合系统中心的研究论文(David K.Su，Marc J.Loinaz，Shoichi Masui，Bruce A.Wooley，IEEE Journal of Solid-State Circuits，Vol.28，No.4，April 1993，第420-430页)。