[发明专利]半导体器件及制造该半导体器件的方法

说明书

技术领域

本发明涉及一种存储器件。更具体而言，本发明涉及一种具有改进的凹式沟道晶体管的半导体器件以及一种用于制造该半导体器件的方法。

背景技术

由于半导体器件的设计规格缩小，所以控制短沟道效应(“SCE”)是困难的。因此，已经提出了例如凹式沟道晶体管以及鳍形沟道晶体管等多沟道场效应晶体管(“McFET”)，以增加单元晶体管的沟道长度。

发明内容

本发明的实施例涉及具有改进的凹式沟道晶体管的半导体器件。根据本发明的一个实施例，该改进的凹式沟道晶体管具有凹式沟道结构以及包括保持层的栅极电极。

在本发明的另一实施例中，一种用于制造半导体器件的方法包括：在半导体基板中形成凹式沟道结构，该导体基板具有限定有源区的器件隔离结构；在该基板之上形成包括保持层的栅极导电层，以填充该凹式沟道结构，该保持层构造成避免在该凹式沟道结构中产生裂缝及裂缝转移；以及图案化该栅极导电层以形成栅极结构。

在本发明的另一实施例中，一种半导体器件包括：器件隔离结构，其形成在半导体基板中，该器件隔离结构限定有源区；凹式沟道结构，其设置在该有源区之下的半导体基板中；以及栅极电极，其包括设置在栅极区中的保持层，该栅极电极填充该凹式沟道结构，其中该保持层避免在该凹式沟道结构中产生裂缝及裂缝转移。

在本发明的另一实施例中，一种半导体器件包括：器件隔离结构，其形成在具有PMOS区以及NMOS区的半导体基板中，该器件隔离结构限定有源区；球型凹式沟道结构，其设置在该有源区之下的半导体基板中；以及下部栅极电极，其设置在该有源区之上，以填充该球型凹式沟道结构，该下部栅极电极包括具有第一下部栅极导电层、保持层以及第二下部栅极导电层的叠层结构，其中该第一下部栅极导电层由掺杂有杂质离子的多晶硅层所形成，该保持层避免在该球型凹式沟道结构中产生裂缝及裂缝转移，并且该第二下部栅极导电层由掺杂有杂质离子的多晶硅层所形成，其中PMOS区及NMOS区中的杂质离子是不同的。

附图说明

图1是半导体器件的简化横截面照片。

图2是根据本发明实施例的半导体器件的简化横截面图。

图3是根据本发明另一实施例的半导体器件的简化横截面图。

图4a至4g是简化横截面图，示出根据本发明实施例的一种用于制造半导体器件的方法。

图5a至5f是简化横截面图，示出根据本发明另一实施例的一种用于制造半导体器件的方法。

图6是示出根据本发明另一实施例的半导体器件的简化横截面图。

具体实施方式

本发明涉及一种具有改进的凹式沟道晶体管的半导体器件以及一种用于制造该半导体器件的方法。在本发明的一个实施例中，改进的凹式沟道晶体管具有增长沟道长度的凹式沟道结构以及包括保持层的栅极电极，保持层用于避免在填充凹式沟道结构时产生裂缝，并且用于将后续的热处理工序所引起的裂缝转移最小化。于是，器件的工作特性可以得到改善。

图1示出半导体器件的简化横截面照片。半导体器件包括三维凹式沟道结构以增长器件的沟道长度。可看出的是，在三维凹式沟道结构中产生裂缝。换言之，当采用栅极导电层填充三维凹式沟道结构时，由于凹式沟道结构的拓扑特征例如较大的宽高比等，因此在凹式沟道结构的下部产生裂缝。裂缝在后续的热处理工序期间可能会变形。变形后的裂缝可能移动到栅极绝缘膜或栅极绝缘膜附近，这具有相当于增加栅极绝缘膜的宽度的影响。

图2描绘了根据本发明一个实施例的半导体器件的横截面图。半导体器件包括器件隔离结构220、三维凹式沟道结构240、栅极绝缘膜260以及下部栅极电极275。器件隔离结构220形成于半导体基板210中以限定有源区。三维凹式沟道结构240设置在有源区之下的半导体基板210中。栅极绝缘膜260设置在包括凹式沟道结构240的有源区之上。下部栅极电极275设置在栅极绝缘膜260之上，以填充三维凹式沟道结构240。

在本发明的一个实施例中，下部栅极电极275包括具有第一下部栅极导电层263、保持层250以及第二下部栅极导电层267的叠层结构。第一下部栅极导电层263形成为与凹式沟道结构240共形，并且在凹式沟道结构240中限定凹部240’。保持层250设置在第一下部栅极导电层263以及第二下部栅极导电层267之间，以避免在凹式沟道结构240的填充工序中产生裂缝，并且将后续的热处理工序期间的裂缝转移最小化。在本实施方式中，保持层250填充第一下部栅极导电层263所限定的凹部240’