[发明专利]半导体器件及制造该半导体器件的方法

权利要求书

1.一种用于制造半导体器件的方法，所述方法包括：

在半导体基板中形成凹式沟道结构，所述半导体基板具有限定有源区的器件隔离结构；

在包括所述凹式沟道结构的半导体基板之上形成第一下部栅极导电层，所述第一下部栅极导电层与所述凹式沟道结构共形且限定凹部；

在所述第一下部栅极导电层之上形成保持层，以填充所述第一下部栅极导电层所限定的凹部，所述保持层构造成避免在所述凹式沟道结构中产生裂缝及裂缝转移；

抛光所述保持层，直到所述第一下部栅极导电层露出为止；

在所述第一下部栅极导电层以及所述保持层之上形成第二下部栅极导电层；

在所述下部栅极导电层之上形成上部栅极导电层；以及

图案化所述上部栅极导电层和所述下部栅极导电层以形成栅极结构。

2.根据权利要求1所述的方法，其中，

所述凹式沟道结构包括上部凹式沟道结构以及下部凹式沟道结构，所述下部凹式沟道结构的横向宽度大于所述上部凹式沟道结构的横向宽度。

3.根据权利要求2所述的方法，其中，

所述形成凹式沟道结构的步骤包括：

在所述有源区中形成第一凹部；

在所述第一凹部的侧壁上形成侧壁间隙壁；

利用所述侧壁间隙壁作为蚀刻掩模以蚀刻在所述第一凹部的底部露出的半导体基板，以形成第二凹部；以及

移除所述侧壁间隙壁。

4.根据权利要求3所述的方法，其中，

用于形成所述第二凹部的蚀刻工序借助等向性蚀刻方法而执行。

5.根据权利要求1所述的方法，其中，

所述第一下部栅极导电层包括掺杂有杂质离子的多晶硅层。

6.根据权利要求5所述的方法，其中，

所述杂质离子包含磷(P)，其离子浓度是在1.0E20离子/cm³至4.0E20离子/cm³的范围中。

7.根据权利要求2所述的方法，其中，

所述第一下部栅极导电层的垂直厚度小于所述上部凹式沟道结构的横向宽度。

8.根据权利要求1所述的方法，其中，

所述第二下部栅极导电层包括掺杂有杂质离子的多晶硅层。

9.根据权利要求8所述的方法，其中，

所述杂质离子包含硼(B)或磷(P)，其离子浓度是在1.0E15离子/cm³至7.0E15离子/cm³的范围中。

10.根据权利要求9所述的方法，其中，

PMOS区中的第二下部栅极导电层由掺杂以硼(B)的多晶硅层所形成，而NMOS区中的第二下部栅极导电层由掺杂以磷(P)的多晶硅层所形成。

11.根据权利要求1所述的方法，其中，

所述保持层选自由绝缘膜、导电层及其组合所构成的群组。

12.根据权利要求11所述的方法，其中，

所述保持层是金属膜。

13.根据权利要求11所述的方法，其中，

所述保持层为氧化物膜。

14.根据权利要求1所述的方法，还包括：对所述下部栅极导电层执行快速热退火(“RTA”)工序。

15.根据权利要求1所述的方法，还包括：在包括所述凹式沟道结构的有源区之上形成栅极绝缘膜。

16.一种半导体器件，包括：

器件隔离结构，其形成在半导体基板中，所述器件隔离结构限定有源区；

凹式沟道结构，其设置在所述有源区之下的半导体基板中；以及

栅极电极，其填充所述凹式沟道结构，所述栅极电极包括具有下部栅极电极以及上部栅极电极的叠层结构，所述下部栅极电极包括具有第一下部栅极导电层、保持层以及第二下部栅极导电层的叠层结构，所述第一下部栅极导电层与所述凹式沟道结构共形且限定凹部，其中所述保持层设置在所述第一下部栅极导电层及第二下部栅极导电层之间，避免在所述凹式沟道结构中产生裂缝及裂缝转移。