[发明专利]包括硅化物纵梁移除工艺的半导体制造方法

说明书

技术领域

本发明涉及一种半导体制造方法，特别是利用硅化物工艺的半导体制造方法。

背景技术

在金属氧化物半导体(MOS)晶体管的半导体区域上形成金属硅化物的方法是众所周知的。通常，在包括暴露的硅区域和介电区域的晶片表面图形上沉积金属层。然后在惰性气体氛围下加热晶片。在金属层与硅接触处，金属和硅反应形成硅化物(例如硅化镍或者硅化钴)。在金属与介电层接触处不发生反应。之后用蚀刻工艺选择性移除未反应的金属部分。

硅化物通常形成在晶体管的源/漏区和多晶硅栅电极上。在很多情况下，制造方法包括在栅电极的侧壁上形成延伸间隙壁。该延伸间隙壁使所得到的表面图形更平滑，并提供一种代替从晶体管栅电极边缘进行源/漏注入的方法，这在短沟道器件中是希望的。延伸间隙壁经常用氮化硅制作。在沉积氮化硅之前通常形成衬垫氧化物，以在氮化硅和硅衬底之间提供应力缓冲。当在沉积硅化物金属之前移除衬垫氧化物的暴露部分(不在延长的间隙壁下面的部分)时，可能在衬垫氧化物被暴露的末端形成凹陷的凹口。在后序工艺中，这些有凹口的末端促使形成不希望的硅化物“线”(这里也可以认为是硅化物纵梁)，它会在相邻的器件元件之间提供短路或导电通路。希望在基本上不改变公知的硅化工艺步骤的情形下，实现一种能够抑制或防止形成硅化物纵梁的硅化工艺。

发明内容

本发明提供一种半导体制造方法，包括：

形成覆盖栅介电层的栅电极，其中栅介电层覆盖晶片衬底；

形成衬垫介电层，其包括邻接栅电极侧壁的垂直部分和覆盖半导体衬底上表面的水平部分；

形成延伸间隙壁，其邻接衬垫介电层的垂直部分，并且覆盖衬垫介电层的水平部分；

在所述延伸间隙壁形成之后，移除衬垫介电层的暴露部分，以形成由延伸间隙壁覆盖的衬垫介电结构，并暴露衬底的一部分；

回蚀延伸间隙壁，从而显现该衬垫介电结构的末端；

在所述回蚀之后，移除衬垫介电结构的暴露末端的至少一部分；以及

在衬底的暴露部分上形成硅化物。

本发明还提供一种半导体制造方法，包括：

在邻接于导电电极的衬垫介电层上形成间隙壁；

移除衬垫介电层的暴露部分以形成衬垫介电结构；

沉积金属层；

在所述金属层与半导体接触处选择性地形成硅化物，并移除该金属层的其它部分；

回蚀间隙壁以暴露所述衬垫介电结构的末端；以及

移除该衬垫介电结构的暴露末端。

本发明还提供一种半导体制造方法，包括：

在邻接栅电极侧壁的衬垫介电层上形成间隙壁，所述栅电极位于晶片衬底上；

以湿法蚀刻移除衬垫介电层的暴露部分，其中湿法蚀刻在介电层的末端部分产生凹陷的凹口；

溅射沉积金属层；

回蚀间隙壁以暴露介电层的末端部分；以及

移除该介电层的暴露的末端部分。

附图说明

本发明通过实例和附图举例说明，但不限于这些附图，并且相同的附图标记表示相似的元件，其中：

图1是一半导体制造方法的实施例中，处于中间阶段的集成电路的部分横截面图，它强调具有形成于氧化物衬垫上的延伸间隙壁的栅极模块的形成；

图2示出图1的后序步骤，在硅化物形成之前，移除用于延伸间隙壁的衬垫氧化物；

图3是图2中部分衬垫氧化物的放大图，它示出在暴露的衬垫氧化物中形成有凹口的末端；

图4示出图2的后序步骤，在准备形成硅化物的晶片上沉积金属层；

图5是图4中衬垫氧化物的有凹口末端放大图，它示出在衬垫氧化物的有凹口的末端中硅结构的形成；

图6示出图5的后序步骤，其中在源/漏和栅电极区上选择性形成硅化物；

图7是图6中衬垫氧化物的有凹口的末端放大图，它示出在有凹口的末端形成硅化物纵梁；

图8示出图6的后序步骤，进行包括执行回蚀延伸间隙壁的附加步骤，以暴露陷入到有凹口的衬垫区的硅化物纵梁；

图9是在回蚀间隙壁之后、图8衬垫氧化物的有凹口末端的放大图，其中延伸间隙壁的回蚀相对于衬垫氧化物末端至少具有一定的选择性；

图10示出图9的后序步骤，由间隙壁回蚀所暴露的部分衬垫介电结构通过氩溅射而移除；

图11示出在晶片高度集成区域中通过回蚀间隙壁128提供的优点。

本领域技术人员能够意识到，附图中的元件是为简明起见而示出，并不需要按比例绘制。例如，在这些附图中，一些元件的尺寸可以相对于其它元件扩大，以帮助增加对本发明实施例的理解。

具体实施方式