[发明专利]绝热锁存器及其在无绝热门的绝热CMOS时序电路中的应用

权利要求书

1.一种绝热锁存器，其特征在于：包括基本绝热锁存单元、初级激励绝热锁存单元和次级激励绝热锁存单元；所述初级激励绝热锁存单元所产生的输出送到所述次级激励绝热锁存单元的输入，所述次级激励绝热锁存单元的输出送到所述基本绝热锁存单元的输入；

所述基本绝热锁存单元、初级激励绝热锁存单元和次级激励绝热锁存单元均包含一级绝热组合电路；所述绝热锁存组合电路是由三管绝热反相器内核和二个控制门组成；所述三管绝热反相器内核是由一个PMOS管p₁和二个NMOS管n₁和n₂构成，其中管p₁的源极接地，管n₁和n₂的源极接功率时钟cp，cp即负交变电位，p₁的漏极和n₁的漏极以及n₂的栅极共同接到Q_r输出，p₁的栅极和n₁的栅极以及n₂的漏极共同接到输出；Q_r和地之间接S控制门，和地之间接R控制门，满足RS＝0，即S控制门和R控制门不同时导通，S＝1时S控制门导通，R＝1时R控制门导通；有相差为120°的三个时钟cp₀、cp₁和cp₂可作为cp；

所述基本绝热锁存单元接时钟cp₂，由其所属的所述三管绝热反相器内核、R控制门和S控制门构成；其中所述三管绝热反相器内核的输出Q_r和为基本绝热锁存单元输出Q和S控制门由一个PMOS控制管p₃构成，p₃的栅极接控制信号R控制门由一个PMOS控制管p₂构成，p₂的栅极接控制信号满足p₂和p₃二管不同时导通，S＝1时p₃管导通，R＝1时p₂管导通；

所述次级激励绝热锁存单元接时钟cp₁，由其所属的所述三管绝热反相器内核、R控制门和S控制门构成；其中所述三管绝热反相器内核的输出Q_r和为次级激励绝热锁存单元输出Q_b和该单元的S逻辑式和R逻辑式分别为S=Sb=x3y‾x2ax1y]]>和R＝R_b＝x_3y(x_0a+x_4a)，RS＝R_bS_b＝0，按照‘+为并联，·为串联，变量取反’方式得出：S控制门由3个PMOS管q₄、q₅、q₆组成，该3管串联，R控制门由3个PMOS管q₁₄、q₁₅、q₁₆组成，管q₁₄与2管q₁₅、q₁₆的并联回路串联，管q₄、q₅、q₆、q₁₄、q₁₅、q₁₆的栅极输入分别为x_3y、

所述初级激励绝热锁存单元接时钟cp₀，由其所属的所述三管绝热反相器内核、R控制门和S控制门构成；其中所述三管绝热反相器内核的输出Q_r和为初级激励绝热锁存单元输出Q_a和该单元的S逻辑式和R逻辑式分别为S＝S_a＝x₃x₂x₁和R=Ra=x3‾+x2‾+x1‾,]]>RS＝R_aS_a＝0，按照‘+为并联，·为串联，变量取反’方式得出：S控制门由3个PMOS管p₄、p₅、p₆组成，该3管串联，R控制门由3个PMOS管p₁₄、p₁₅、p₁₆组成，该3管并联，管p₄、p₅、p₆、p₁₄、p₁₅、p₁₆的栅极输入分别为x₃、x₂、x₁；

所述初级激励绝热锁存单元和次级激励绝热锁存单元的R控制门和S控制门为多个PMOS控制管的串并联组合，按照S逻辑式和R逻辑式分别连接S控制门和R控制门的串并联结构，其中逻辑加+接为并联，逻辑乘·接为串联，且变量取反，所述变量取反就是取逻辑式中的一个变量的反变量作为这个变量所属的一个PMOS控制管的栅极控制输入信号，变量取反的原因是基于接到PMOS控制管的栅极控制信号为低电平有效。