[发明专利]半导体集成电路和系统LSI

说明书

技术领域

本发明涉及能够容易地进行测试的半导体集成电路和系统LSI的结构。

背景技术

一般来说，半导体集成电路中的功能测试按如下的步骤进行。首先，对作为测试对象的半导体集成电路输入测试输入信号，并用LSI测试装置对响应该输入而输出的测试输出信号进行接收。然后，在该LSI测试装置中，通过对从该半导体集成电路输出的测试输出信号和表示正常动作时的输出状态的测试期望值信号进行比较判定来测试该半导体集成电路是否在正常动作。

在此，为了进行上述那样的功能测试，需要预先设置能够对被测试电路直接输入测试输入信号，并且能够直接输出测试输出信号那样的测试专用端子或兼作LSI的外部端子的测试兼用端子(以下称为测试专用/测试兼用端子)。

但是，随着半导体集成电路的大规模化和复杂化，测试信号的输入输出所需要的上述测试专用/测试兼用端子的数量逐渐增加。作为针对这样的测试端子数量增加的现有对策，公知有BIST(Built in SelfTest)这样的测试方法(参照专利文献1)。所谓BIST是指如下的测试方法：使被测试电路的内部产生用LSI测试装置进行功能测试所需要的上述测试输入信号和测试期望值信号，并在设于电路内部的期望值判定装置中进行比较判定，且仅使其判定结果从半导体集成电路中输出。

据此，因为不再需要使测试信号从LSI外部直接对被测试电路进行输入和输出，所以能通过在实施上述BIST时仅将所需最低限度的端子作为测试端子来抑制测试端子数量的增加。

专利文献1：日本特开2004-93421号公报

发明内容

在现有的BIST方法中，不需要使测试信号从LSI外部直接输入到被测试电路，因而能够大幅度地减少测试端子数量。然而随着近年来系统LSI化而安装高速接口和高精度的模拟器等电路，这样一来会出现如下问题：当兼用LSI外部端子和测试用端子时会容易受到噪声或负载的影响，进而可用作测试端子的外部端子受到限制。另外，随着电路规模逐渐增加，出现了使用期望值生成电路和输入值生成电路这样的BIST方法时所需要的电路规模增加的问题。

另一方面，近年来，将多个半导体集成电路作为一个系统LSI封装的技术的开发不断取得进展，作为这样的系统级封装(以下称为SIP)，例如具有在一个基片上构成多个半导体集成电路的类型和贴合多个半导体集成电路、在每一级上层叠而成的类型。

当进行这样的SIP的功能测试时，在存在构成该SIP的多个半导体集成电路中的任何一个都不具备自我诊断功能的电路的情况下，将无法使用BIST方法，结果就又会出现需要具备测试专用/测试兼用端子，导致测试端子数量增加的问题。

进而，随着近年来LSI电路的高速化，当想要以与实际动作相同的速度对被测试电路进行功能测试时，会出现难以进行用于以实际动作对测试专用/测试兼用端子和被测试电路进行功能测试的物理定时设计。

另外，当在作为构成对象的半导体集成电路中产生了供给问题时而用其他的半导体集成电路来替代的情况下，需要变更用于测试的输入值和期望值，因此出现了当不进行半导体集成电路自身的硬件修正时就无法进行测试这样的问题。

本发明是鉴于上述问题而完成的，其目的在于提供一种半导体集成电路，能够解决当进行LSI的功能测试时用于从外部输入所需信号的测试专用/测试兼用端子数量增加这样的问题。

进而，本发明的另一目的在于提供一种半导体集成电路，用于解决在由多个半导体集成电路构成的SIP类型的系统LSI中至少有一个不具备自我诊断功能的半导体集成电路时产生的测试端子数量增加的问题。

为了实现上述目的，本发明提供一种半导体集成电路，内置有作为测试对象的被测试电路，具有测试期望值编程装置，用于生成用来与上述被测试电路中的测试结果进行比较的测试期望值信号，上述测试期望值编程装置具有：输入/输入输出接片，用于从连接在上述半导体集成电路上的接地端子或电源端子输入测试所需要的预定的输入信号；切换开关，连接在上述输入/输入输出接片上，用于选择性地切换经由该输入/输入输出接片而输入的上述信号的输出状态；以及期望值生成电路，用于根据从上述开关输出的输出信号而生成上述测试期望值信号。

如上所述，在本发明中，能够不使用测试专用/测试兼用端子而使用电源端子或接地端子将BIST时所需要的输入信号从LSI外部输入。

按照本发明的半导体集成电路，能够在功能测试中降低例如BIST时所需要的测试专用/测试兼用端子的数量。