[发明专利]复位装置,半导体IC装置,和半导体存储器装置

说明书

本发明涉及一种复位装置(或设备)，例如用于检测供电电压的上升，以便开始输出一个复位信号然后释放该复位信号，以及涉及包括该复位装置的一种半导体IC设备(或装置)和一种半导体存储器设备(或装置)。

常规的用于复位一个系统的初始状态的技术包括，例如(i)所谓的硬件复位，通过与系统的操作异步地从一个专用于复位的终端允许系统被初始化，(ii)电源接通复位，当电源被接通时自动产生用于初始化一个系统的一个复位信号，和(iii)软件复位，通过翻译来自一个外部装置的输入命令产生一个复位信号来初始化系统。现在描述用于常规复位装置的电源接通复位。

复位装置包括一个供电电压检测电路，用于通过一些方法检测一个供电电压以便确定电源是否接通，和一个复位信号输出电路，用于根据检测的供电电压开始输出一个复位信号并随后释放该复位信号。

图4显示了这样一种常规复位装置的电路结构的简单示例。参考图4，一个复位装置100包括一个供电电压检测电路101，该供电电压检测电路101包括串联连接的一个电容器C(电介质电容器)和一个电阻器R，和一个复位信号输出电路104，该复位信号输出电路104包括串联连接的第一级反相器102和第二级反相器103。每个反相器102和103包括一个p沟道MOS晶体管(以下称为p沟道Tr)和一个n沟道MOS晶体管(以下称为n沟道Tr)。

由于上述的结构，当供电电压上升时，在规定的时间常数RC上通过电阻器R来充电供电电压检测电路101的电容器C。由充电电流在电阻器R上产生的电压通过一个节点N105加到包括p沟道Tr和n沟道Tr的第一级反相器102。此时，电容器C没有被快速的充电。节点N105处于一种逻辑“低”状态，并且从复位信号输出电路104输出的复位信号也处于有效的逻辑“低“状态。

接着，当节点N105的电势随着电容器C的逐渐充电增加并超过一个栅极门限电压时，该门限电压主要由第一级反相器102的P沟道Tr和n沟道TR的阈值电压和驱动能力来确定，第一级反相器102的输出转变为逻辑“低”状态。逻辑“低”输出发送到第二级反相器103，并转变为逻辑“高”状态。这样，从复位信号输出电路104输出的复位信号被释放。适当的选择以电容器C和电阻器R为时间常数RC的值(C×R)以便供电电压在足够高的电平上用于系统所需要的足够长的复位时间。复位时间是从开始输出复位信号直到复位信号被释放时的一个时段。

然而，当电源接通是充分慢的升高供电电压以便仅在相应于时间常数RC的持续时间的结束充满电容器C时，有一种不希望的可能性，即节点N105的电势没有达到反相器102的栅极门限电压，并且结果，来自复位信号输出电路104的复位信号不能被释放。

为了避免这样的麻烦，使用了图5所示的一个复位信号装置200，包括专用于当供电电压慢速上升的情况的一个供电电压检测电路，和专用于当供电电压快速上升情况的另一个供电电压检测电路。参考图5，复位装置200包括供电电压慢速上升时工作的供电电压检测电路201，当供电电压快速上升时工作的供电电压检测电路202，和一个复位信号输出电路203，用于根据从供电电压检测电路201和202输入的信号开始输出一个复位信号和释放该复位信号。

供电电压检测电路201具有下列的结构。串联连接在一个电源和地之间的电阻器R1和R2。节点N1是电阻器R1和R2之间的一个分开点(也就是一个连接点)，连接到电容器C1(电介质电容器)两端的一端和n沟道Tr M1的栅极。电容器C1的另一端连接到电源。n沟道TrM1的源极接地，并且n沟道TrM1的一个漏极经一个上拉电阻器R3连接到电源。节点N2是n沟道TrM1和上拉电阻器R3之间的一个连接点，连接到一个反相器210的一个输入端，反相器210包括一个p沟道TrM2和一个n沟道TrM3。

供电电压检测电路202具有下列结构。一个p沟道TrM4，一个电阻器R4，以及一个n沟道TrM5和另一个n沟道TrM6按照顺序串联连接，每个沟道Tr具有接到电源的一个栅极。节点N3是n沟道TrM5和电阻器R4之间的一个连接点，连接到一个电容器C2(电介质电容器)和一个反相器220的一个输入端，反相器220包括一个p沟道TrM7和一个n沟道TrM8。输入一个复位信号到P沟道TrM4的一个栅极作为反馈的一个结果。