[发明专利]半导体金属内连线的制造方法无效
申请号: | 01116180.9 | 申请日: | 2001-05-25 |
公开(公告)号: | CN1388573A | 公开(公告)日: | 2003-01-01 |
发明(设计)人: | 欧阳允亮;黄昭元 | 申请(专利权)人: | 矽统科技股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L21/283;H01L21/31;H01L21/3205 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 刘朝华 |
地址: | 台湾省新*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 金属 连线 制造 方法 | ||
本发明是有关于一种半导体金属内连线的制造方法,特别是有关于一种在以化学气相沉积法(CVD)形成第一氮化钛层后,再以物理气相沉积法(PVD)另外形成第二氮化钛层,以确保先前所形成的第一氮化钛层不会因为其化学性质不稳定而发生氧化作用。
参阅图1-图5为传统技术的形成内连线结构的方法。
如图1所示为在半导体基底100掺入N/P型离子的源极/汲极(source/drain),或是用来当作内连线(interconnects)的金属图案,形成了导电区域120;接下来,全面性沉积一绝缘层140,此绝缘层140不限于二氧化硅材料,亦可利用其他低介电常数的有机或无机介电材料构成;然后,以传统的微影制程与蚀刻步骤选择性蚀刻上述绝缘层140,以形成露出上述导电区域120的接触孔150;然后,利用物理气象沉积法(PVD)形成钛金属层160。
参阅图2,接下来,在钛金属层160形成之后,以CVD于上钛钛金属层160上形成氮化钛层180。
参阅图3,接著,于氮化钛180层表面全面性形成钨层200,并填满接触孔。
最后,参阅图4,执行化学机械研磨制程(CMP),并且在适当的操作条件下进行研磨步骤,以去除绝缘层140上方的钨金属层200,而留下接触孔150内的钨结构200a,其与氮化钛层180a、钛金属层160a共同构成钨插塞(PG)。
参阅图5所示,其为传统技术的形成内连线结构的操作流程剖面示意图,在半导体基底300掺入N/P型离子的源极/汲极,或是用来当作内连线的金属图案,以形成导电区域320;接下来,全面性沉积一绝缘层340,此绝缘层340不限于二氧化硅材料,亦可利用其他低介电常数的有机或无机介电材料构成;接着,以传统的微影制程与蚀刻步骤选择性蚀刻上述绝缘层340,以形成露出上述导电区域320的接触孔350;然后,利用物理气象沉积法形成一钛金属层360。
在上述传统制程中,以CVD形成氮化钛层180的原因如下:在形成钨层200之时,通常会导入氟化钨(WF6)气体,若此时氮化钛层180未完全覆盖钛金属层160,通常会因为导入氟化钨(WF6)气体而与钛金属层160发生化学反应,进而产生氟化物。氟化物的产生将导致钛金属层160的体积膨胀,且阻值提高。而以CVD所形成的氮化钛层的阶梯覆盖能力较差,在0.18μm以下的制程中,通常在接触孔150底部及侧壁无法具有足够的厚度,故无法对钛金属层提供有效的保护。而以CVD所形成的氮化钛层具有较佳的阶梯覆盖能力,因此,在0.18μm以下的制程,通常是以CVD制程形成氮化钛层。以对钛金属层提供较好的保护效果。
然而,上述以CVD制程所形成的氮化钛层虽然具有较佳的阶梯覆盖能力,但是其化学性质较以PVD制程所形成的氮化钛层而言,较为不稳定。因此以CVD制程所形成的氮化钛层暴露于大气中时,将很容易与大气中的水气反应而氧化,并产生TiNO,且此情况将随着暴露的时间增加而更加严重,且氮化钛层的阻抗将随之增加,直到达到一饱和值。
上述的情况将会在半导体元件操作时更容易显现出来,即元件在操作时,因为电流通过上述氮化钛层,将会因为其高阻抗而产生大量的热,而造成半导体元件的损坏,降低产品的可靠度。
本发明的主要目的在于提供一种半导体金属内连线的制造方法,通过在钛金属层上以CVD制程形成氮化钛层之后,另外以PVD制程,于先前的CVD制程所形成的氮化钛层上再覆盖一氮化钛层。由于以PVD制程所形成的第二氮化钛层具有较稳定的化学性质,相对于以CVD制程所形成的氮化钛层来说,较不易发生氧化作用,并且能够避免先前以CVD制程所形成的氮化钛层受到氧化,达到提高元件的可靠度的目的。
本发明的目的是这样实现的:一种半导体金属内连线的制造方法,其特征在于:它包括下列步骤:
(1)提供一包含导电区域的半导体基底,该导电区域具有金属线及孔洞;
(2)于该半导体基底的表面上顺应性地形成一钛金属层;
(3)以化学气相沉积法于该钛金属层表面上顺应性地形成第一氮化钛层;
(4)以物理气相沉积法于该第一氮化钛层表面上顺应性地形成第二氮化钛层。
包含全面地于该半导体基底表面形成一二氧化硅层。该导电区域包含源极/汲极。
一种半导体金属内连线的制造方法,其特征在于:它包括下列步骤:
(1)提供一包含导电区域的半导体基底,该导电区域具有金属线及孔洞;
(2)于该导体基底的表面顺应性地形成一钛金属层;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于矽统科技股份有限公司,未经矽统科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/01116180.9/2.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造