[发明专利]半导体存储器芯片组件

说明书

本发明涉及一种具有多个不同类型存储器芯片的半导体存储器芯片组件，所述多个不同类型存储器芯片是以不同的生产工艺制成的。特别是，本发明涉及一种适用于智能卡的半导体存储器芯片组件和配备有这种芯片组件的智能卡。

当前可利用的半导体存储器按照它们的生产工艺、工作参数及其容量等可以赋予不同的类型。半导体存储器例如可以分为易失性和非易失性存储器。

在智能卡和智能卡终端中适合于使用非易失性存储器，该存储器中的内容可被擦除和重写。通常使用的用于这种用途的半导体存储器是EEPROM。

与例如DRAM或SRAM之类的易失性存储器相比，这种可擦除、电可编程只读存储器EEPROM为了擦除和重写数据需要某种复杂电路并且需要相对长的存取时间。如果在执行软件程序期间使用这种半导体存储器，只能很慢地执行该程序。另外，EEPROM只允许有限数量的擦除和写入操作，通常是在10,000和100,000范围。

如果需要存在一例如EEPROM的非易失性存储器但仍然希望一快速存取存储器用于执行程序，一种思路是除了EEPROM之外再提供一例如SRAM之类的易失性存储器，该易失性存储器随后被用于执行程序。如果在执行程序之后该结果在某个时间被储存，则所需要的数据可再被装入该EEPROM中。

不同类型的半导体存储器，即，在目前情况下的非易失性存储器(EEPROM)和快速易失性存储器(SRAM)，是基于不同的生产工艺。如果这两种不同的半导体存储器被一起使用，则为了可操作地互连这两个存储器需要花费相当的努力。在这两个存储器之间需要相当长的传导路径。这就占用了可利用芯片面积的相当大的部分。

本发明基于该问题而提供了一种半导体存储器芯片组件，该半导体存储器芯片组件具有允许两种类型半导体存储器芯片的优点而没有上述的需要花费相当大的生产努力和长的传导路径的缺点。

为了解决这个问题，本发明是在具有不同类型存储器芯片的半导体存储器芯片组件中以不同的级层将一存储器芯片配置在另一存储器芯片之上并且通过垂直互连来连接。在一特定的实施例中，存在有第一存储器芯片的存储单元到第二存储器芯片的存储单元的固定配置，相互配置的存储单元通过垂直连接而直接互连。

在一特定的优选实施例中，第一种类型的存储器芯片是一非易失性存储器，具体说是EEPROM，第二种类型的存储器芯片是一易失性存储器，例如是SRAM。

本发明允许具有不同类型的存储器芯片，特别是具有由不同生产工艺制造的存储器芯片的半导体存储器芯片组件的生产。根据本发明该芯片可以通过他们通常的生产过程来分别生产。在每种情况下都要求所制造的芯片的面积要相对的小。所制造的芯片随后被做成叠层式，芯片之间的连接是垂直连接，即，只需要很少的额外芯片面积。该芯片叠层随后作为一独立的单元而构成，特别是被封装在一组件中，这样它就可被安置在一智能卡中。

在本发明的最简单的实施例中，可以提供两个芯片级层。因为每一个半导体存储器不仅包括实际的存储单元而且还包括驱动电路，这里称之为解码器，所述的解码器可以与特定的半导体芯片一起构成。但是，在本发明的一特别有利的实施例中，提供了具有用于在另一级层中所提供的该芯片组件的所有存储器芯片的解码器电路的另一芯片。由于该解码器电路是在另一芯片中，所以该芯片的占有面积不会增加(在水平方向)。具有该解码器电路的芯片还通过互连到第一或第二类型的存储器芯片的垂直芯片而被连接，这取决于哪个芯片是直接位于具有该解码器电路的芯片之下。

所使用的与智能卡和智能卡终端相连接的存储器芯片中一特定特征是免受所谓电源分析的冲击。在这种冲击中，为了能够推断所保护的数据来达到欺骗性的目的，通过特定的传感器，以分析在一电路中的电流和电压的状态。如果电压和电流电平假定总是1，或者几个电平中一个为1，确保在所有的连接上所规定的级层与内部电路状态无关，这样所述的冲击不能达到上述的目的。

一恒定的再充电电容，即所谓的缓冲电容，可用来将该芯片的电源电压平滑到一从外表上可识别所允许的判断电路状态的电平没有变化的程度。