“pll”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2440个，建议您升级VIP下载更多相关专利

[发明专利]PLL电路和无线通信终端机-CN01112184.X无效
发明人：山胁大造;田中聡;林範雄;渡边一雄;鲍勃·翰肖 -专利权人：株式会社日立制作所;TTP通信有限公司
申请日： 2001-03-30 - 公布日： 2002-07-31 - 主分类号： H04Q7/32 文献下载
摘要：提供能够高速锁定的,将IF信号变换成RF信号的PLL电路和用该PLL电路的无线通信终端机。将用于对LPF103充电的恒定电流源101,用于放电的恒定电流源200和用于快速充电的恒定电流源201与PLL电路的电流输出型相位比较器100的输出端连接起来。当该PLL电路的锁定频率低时,用恒定电流源101使VCO104的输入电位从0V上升进行锁定。
pll 电路无线通信终端机

[发明专利]PLL电路的模式转换方法和PLL电路的模式控制电路-CN02108051.8无效
发明人：青木考樹;先间宏行 -专利权人：富士通株式会社
申请日： 2002-03-26 - 公布日： 2002-11-06 - 主分类号： H03L7/187 文献下载
摘要：一种具有高速模式和常规模式的PLL电路的模式转换方法,允许PLL电路快速被锁定。该PLL电路(20)包括一个相位比较器(23)和一个电荷泵(25),用于根据来自相位比较器的比较输出信号生成电流。模式转换方法包括检测电荷泵的电流输出端是否在高阻抗状态的步骤,当检测出高阻抗时,使PLL电路由高速模式向通常模式或由通常模式向高速模式转换的步骤。
pll 电路模式转换方法控制电路

[发明专利]与现有系统兼容的无噪声调频立体声接收机-CN88100369.7无效
发明人：碓水旭;田中宽次;小川隆一;石川勉;石黑和久;新井政至 -专利权人：三洋电机株式会社
申请日： 1988-01-20 - 公布日： 1992-09-02 - 主分类号： H04H5/00 文献下载
摘要：FMX立体声接收机，包括产生包含立体声导频的信号的FM检波器，产生与立体声导频信号有同步关系信号的PLL电路接收FM检波信号并按PLL电路信号产生未压缩立体声差信号的同步检波电路，接收FM检波信号并按PLL电路的信号产生压缩立体声差信号的正交检波电路，以及对加到PLL电路和加到检波电路的FM检波信号至少之一移相，以便校正同步检波信号和所要检波信号之相位差的移相装置。
现有系统兼容噪声调频立体声接收机

[实用新型]一种能够简化主控芯片管理的跳频源-CN202121781903.X有效
发明人：胡林军 -专利权人：成都天波微电科技有限公司
申请日： 2021-08-02 - 公布日： 2022-01-28 - 主分类号： H03L7/08 文献下载
摘要：本实用新型涉及通信设备技术领域，提供了一种能够简化主控芯片管理的跳频源，包括主控芯片和多个跳频源本体，所述跳频源本体包括安装板、PLL、LDO和MCU，所述PLL、所述LDO和所述MCU均安装在所述安装板上，所述PLL与所述LDO电连接，所述MCU与所述PLL、所述LDO和所述主控芯片均电连接。
一种能够简化主控芯片管理跳频源

[实用新型]双电荷泵PLL电路-CN202220794380.0有效
发明人：刘辉 -专利权人：杭州雄迈集成电路技术股份有限公司
申请日： 2022-03-31 - 公布日： 2023-02-24 - 主分类号： H03L7/085 文献下载
摘要：本申请涉及一种双电荷泵PLL电路，通过加入了两个不同的电荷泵，从而引入了两个不同的电荷泵输出电流；通过加入电压转电流模块，从而引入了跨导值；通过加入电流放大器，从而引入了电流放大的倍数因子，因此零点频率公式多出了多个可控的参数变量，大大增加了PLL电路的自由度，提高了PLL电路的灵活性，能更好的设计PLL电路。
电荷 pll 电路

[发明专利]用于锁相环的快速频率扼制和重新锁定技术-CN201580045062.7在审
发明人： I·A·高尔顿;M·佩德拉利-诺伊 -专利权人：高通股份有限公司
申请日： 2015-07-28 - 公布日： 2017-04-19 - 主分类号： H03L7/14 文献下载
摘要：本公开的某些方面支持一种用于在锁相环(PLL)装置中快速频率扼制和重新锁定的方法和设备。本公开的方面展示了一种用于操作在用于产生周期性信号的PLL装置的开环控制(OLC)模式中的方法和设备。在OLC模式期间，可以禁用与PLL装置的数字受控振荡器(DCO)接口的电路的钟控。可以通过输入至DCO中的数字控制字直接地控制由DCO所产生周期性信号相关联的PLL输出频率。
用于锁相环快速频率扼制重新锁定技术

[发明专利]时钟信号生成装置、半导体集成电路以及数据再生方法-CN200580016617.1无效
发明人：中田浩平;宫下晴旬 -专利权人：松下电器产业株式会社
申请日： 2005-03-23 - 公布日： 2007-06-06 - 主分类号： G11B20/14 文献下载
摘要：本发明提供一种时钟信号生成装置、半导体集成电路以及数据再生方法，通过扩大了相位误差检测范围的相位误差检测器、和根据PLL同步状态的增益控制，实现PLL的捕捉时间的改善。另外，根据将相位误差值平滑化的值的标准偏差对PLL的锁止状态进行判断，通过在捕捉过渡状态和常规状态下转换增益，能够使PLL的捕捉时间缩短且稳定。
时钟信号生成装置半导体集成电路以及数据再生方法

[发明专利]通过软件限定的锁相环的摆动检测-CN201410781662.7在审
发明人： J·S·艾斯迈尔 -专利权人：苹果公司
申请日： 2014-10-27 - 公布日： 2015-09-23 - 主分类号： H03L7/085 文献下载
摘要：实施例涉及使用一个或多个锁相环(PLL)来检测计算设备所放置的表面上的摆动。所述锁相环能配置为锁定到加速度计的指数阻尼正弦输出，以辨别计算设备的表面诱导移动和直接的人为诱导移动。通过以软件实施PLL并且在每个加速度计轴上采用多个PLL可以在摆动检测中实现减少的时延。通过将由每个PLL产生的振荡器信号的相位种子化，可以实现摆动检测中进一步减少的时延，从而当试图将PLL锁定到加速度计输出时改善相位估计。
通过软件限定锁相环摆动检测

[发明专利]具有双输入参考和动态带宽控制的锁相环-CN202111544329.0在审
发明人： J·K·波尔森;L·克雷斯皮 -专利权人：辛纳普蒂克斯公司
申请日： 2021-12-16 - 公布日： 2022-06-17 - 主分类号： H03L7/08 文献下载
摘要：PLL时钟生成器包括：PLL核心，被配置为接收由通信模块提供的模块参考时钟，并生成与通信模块的模块数据时钟对应的子系统数据时钟；以及数据时钟跟踪器模块，被配置为接收模块数据和子系统数据时钟，并确定对应的数据时钟校正因子PLL核心的带宽可以动态地改变，从而实现快速和非常精确的稳定。PLL核心可以使用用于相位检测器的低抖动频率参考，同时使用同步且易于抖动的音频采样时钟来确保PLL核心的平均频率跟踪音频采样时钟。
具有输入参考动态带宽控制锁相环

[发明专利]锁相环辅助的快速启动装置和方法-CN202210434271.2在审
发明人：索姆纳特·昆都;罗皓;布伦特·卡尔顿 -专利权人：英特尔公司
申请日： 2022-04-24 - 公布日： 2022-12-06 - 主分类号： H03L7/099 文献下载
摘要：提供了一种装置和方法，以重配置现有的低抖动锁相环(PLL)电路，以便在系统唤醒期间快速启动。在系统启动期间，PLL的反馈路径被断开，以独立控制VCO频率。然后，PLL反馈被恢复，并且存储的VCO控制电压被应用来执行锁相操作。由于PLL控制电压已经被设置到期望的操作点，所以PLL锁定时间非常短。
锁相环辅助快速启动装置方法

[发明专利]芯片上电过程中的工作频率的配置方法-CN202211712724.X在审
发明人：刘静;朱秉颖;刘刚 -专利权人：江苏华创微系统有限公司
申请日： 2022-12-29 - 公布日： 2023-06-06 - 主分类号： G06F9/445 文献下载
摘要：本发明公开一种芯片上电过程中的工作频率的配置方法，包括步骤，S1、芯片上电，工作频率为板级晶振频率；S2、PLL设置复位；S3、配置PLL频率参数；S4、软件释放PLL复位，开始执行频率锁定流程；S5、软件读取PLL Loc状态；S6、PLL锁定后，输出工作所需要的输出频率A；S7、芯片软件配置无毛刺频率切换电路，进行工作频率切换。
芯片过程中的工作频率配置方法

[发明专利]用于生成时钟信号的系统-CN201410201891.7有效
发明人： S·森哈;N·古普塔;S·古普塔 -专利权人：恩智浦美国有限公司
申请日： 2014-05-14 - 公布日： 2018-07-06 - 主分类号： H03L7/18 文献下载
摘要：一种用于生成时钟信号的系统，包括锁相回路(PLL)和电压存储电路。PLL包括基于控制电压生成时钟信号的压控振荡器(VCO)。电压存储电路包括单位增益放大器(UGA)和第一、第二和第三开关。在PLL从运行模式转变到停止模式之前，第一开关连接UGA的输入端和VCO的输入端以采样控制电压。当PLL处于停止模式时，第二开关连接UGA的输入端和输出端以存储所采样的控制电压。当PLL从停止模式转变到运行模式时，第三开关连接UGA的输出端和低通滤波器(LPF)的输入端以将所存储的控制电压提供到LPF。
输入端控制电压时钟信号停止模式电压存储电路开关连接运行模式输出端存储单位增益放大器低通滤波器压控振荡器采样控制第一开关锁相回路采样统一

[发明专利]用于锁相回路的组合锁定/解锁检测器-CN201510608494.6有效
发明人： R·施图尔贝格尔;K·科迪克;T·塞利尔 -专利权人：英飞凌科技股份有限公司
申请日： 2015-09-22 - 公布日： 2018-07-20 - 主分类号： H03L7/085 文献下载
摘要：用于检测锁相回路(PLL)的锁定状态和解锁状态的检测器包括解锁检测器电路，解锁检测器电路接收基准信号和表示PLL振荡器信号的输入信号。解锁检测器检测PLL的解锁状态，并且生成指示是否检测到解锁状态的解锁信号。检测器进一步包括锁定检测器电路，锁定检测器电路接收基准信号和输入信号，检测PLL的锁定状态，并且生成指示是否检测到锁定状态的锁定信号。逻辑电路接收解锁信号和锁定信号两者，并且组合两个信号以获得指示PLL是在锁定状态还是在解锁状态的输出信号。
用于回路组合锁定解锁检测器

[发明专利]PLL振荡电路-CN201110023175.0有效
发明人：盐原毅 -专利权人：日本电波工业株式会社
申请日： 2011-01-20 - 公布日： 2011-08-03 - 主分类号： H03L7/08 文献下载
摘要：本发明提供一种具备检查解锁状态、并且自动地再同步的自动重试功能的PLL振荡电路。MPU(4)对外部基准信号与来自VCXO(3)的输出信号的相位进行比较而输入来自用于输出向VCXO(3)的控制电压的PLL-IC(1)的锁定检测信号，在锁定状态下对PLL-IC(1)设定用于设为解锁状态的解锁警报测试用数据，如果通过来自PLL-IC(1)的锁定检测信号判定为解锁状态，则向外部输出解锁警报输出信号，判定解锁状态是否继续了第1期间，如果解锁状态继续了第1期间，则执行对PLL-IC(1)设定用于进行再同步的数据的重试
pll 振荡电路

[发明专利]用于同步锁相环的装置和方法-CN201410490387.3有效
发明人： D·J·迈克劳瑞恩;C·W·安杰尔;M·F·基夫尼 -专利权人：亚德诺半导体集团
申请日： 2014-09-23 - 公布日： 2017-12-01 - 主分类号： H03L7/18 文献下载
摘要：提供了用于同步锁相环(PLL)的装置和方法。在一些实现方式中，分数N合成器包括PLL和控制所述PLL的分频值的控制电路。所述控制电路包括插值器、复位相位调节计算器以及同步电路。插值器能够控制PLL的分频值的分数部分。同步电路可以响应于同步信号而同步PLL，并且能够对由相位调节信号指示的同步相位误差进行校正。
用于同步锁相环装置方法