“pll”专利关键词查询_检索下载_查询列表_检索列表_行业专利分布_钻瓜专利网

钻瓜专利网为您找到相关结果2440个，建议您升级VIP下载更多相关专利

[实用新型]一种频率综合器-CN202020358171.2有效
发明人：祁佳亮;叶述平 -专利权人：无锡格跃科技有限公司
申请日： 2020-03-20 - 公布日： 2020-09-29 - 主分类号： H03L7/18 文献下载
摘要：本实用新型提供了一种频率综合器，其组成简单，成本也较低，包括相连接驱动模块、DDS模块、PLL模块、放大滤波模块，所述驱动模块提供外部参考输入信号给所述DDS模块并控制所述DDS模块输出扫频信号，所述DDS模块输出的扫频信号输入给所述PLL模块作为所述DDS模块的外部参考输入信号，所述PLL模块根据输入的外部参考输入信号输出扫频信号，所述PLL模块输出的扫频信号输入所述放大滤波模块，经过所述放大滤波模块放大过滤
一种频率综合

[发明专利]射频设备和相应的方法-CN201711216157.8有效
发明人： M·蒂鲍特;M·卡鲁索;D·达尔迈斯特罗;P·瑟尔纳 -专利权人：英飞凌科技股份有限公司
申请日： 2017-11-28 - 公布日： 2021-06-04 - 主分类号： H04B1/40 文献下载
摘要：提供了包括锁相环电路(PLL)的射频设备。自动增益控制(AGC)电路用于向PLL电路提供参考信号。
射频设备相应方法

[发明专利]一种高频低温漂RC振荡器-CN201710598686.2在审
发明人：陈培腾;欧阳振华 -专利权人：芯海科技（深圳）股份有限公司
申请日： 2017-07-21 - 公布日： 2018-02-13 - 主分类号： H03B5/04 文献下载
摘要：本发明公开了一种高频低温漂RC振荡器，其中包括一个8MHz高精度RC振荡器电路和一个PLL电路，所述8MHz高精度RC振荡器电路连接于PLL电路，8MHz高精度RC振荡器电路产生一个精准时钟输出到PLL
一种高频低温 rc 振荡器

[发明专利]本地振荡器同相位/正交相位乘法器-CN202010812030.8在审
发明人：刘雄;姚智伟 -专利权人：三星电子株式会社
申请日： 2020-08-13 - 公布日： 2021-03-05 - 主分类号： H03L7/08 文献下载
摘要：基于多相注入锁定PLL的本地振荡器LO IQ乘法器包括：共享分数N型锁相环(PLL)；环形振荡器电路(OSC)；以及多相注入脉冲生成器，被配置为：从共享分数N型PLL接收具有第一频率的输入信号，并且基于输入信号生成用于
本地振荡器相位正交乘法器

[发明专利]噪音检测装置-CN200510002600.2无效
发明人：青山一成;中村稔;三浦真广 -专利权人：发那科株式会社
申请日： 2005-01-21 - 公布日： 2005-07-27 - 主分类号： G01R31/00 文献下载
摘要：用PLL具备的相位比较器的输出进行噪音检测，该相位比较器输出基于基准信号与压控振荡器的输出的相位差的信号，该相位差反映噪音给予PLL的影响，除了反映噪音的波峰值或频率成分等噪音本身的特性之外，还反映PLL
噪音检测装置

[发明专利]一种使用晶振的物联网GNSS定位方法-CN202110487258.9在审
发明人：吴杰 -专利权人：诺领科技（南京）有限公司
申请日： 2021-05-05 - 公布日： 2021-08-03 - 主分类号： G01S19/25 文献下载
摘要：本发明涉及一种使用晶振的物联网GNSS定位方法，所述方法包括以下步骤：步骤1：物联网接收机高频时钟产生电路的输入为晶振频率；PLL频率控制驱动程序用0频偏或者已知的频偏来调节输出信号频率，步骤2：物联网接收机用捕获到的下行信号频率来估计晶振当前的频率；步骤3：物联网接收机把估计的晶振频偏通知给PLL频率控制驱动程序，驱动程序根据此估计频偏信息来调节GNSS高频时钟产生电路，步骤4：GNSS接收机使用调整后的PLL输出信号做为时钟源，步骤5：频率控制驱动程序根据此估计频偏信息来调节物联网接收机高频时钟产生电路PLL，使PLL的输出频率接近标准值即输出频率偏差接近于0。
一种使用联网 gnss 定位方法

[发明专利]一种卫星测控通信副载波同步方法-CN202111058507.9在审
发明人：张士伟;邢斯瑞;沈晨阳 -专利权人：长光卫星技术有限公司
申请日： 2021-09-10 - 公布日： 2021-11-02 - 主分类号： H04L27/26 文献下载
摘要：本发明涉及一种卫星测控通信副载波同步方法，该方法通过FFT和PLL1的联合工作实现载波的同步和跟踪，再利用PLL2对遥控副载波进行跟踪，实现副载波同步，其中PLL2通过以下步骤设计得到：计算遥控副载波的频偏和频率变化率，并根据频偏选择快捕带和快捕时间的设计值；设计PLL2的整个环路，包括比较器及鉴相器、环路滤波器和DDS；对整个环路的稳定性、跟踪精度分别进行分析；对整个环路的快捕带和快捕时间进行分析，比较实际仿真结果和理论结果；对整个环路的捕获带和捕获时间进行分析，判断频率牵引时间是否满足使用要求；对整个环路的同步带和同步时间进行分析，得到最终的PLL2。
一种卫星测控通信载波同步方法

[发明专利]具有多个倍频器的LO生成器的可扩展双偏振毫米波多频带5G相控阵-CN202180002411.2在审
发明人：黃敏祐;托马斯·陈 -专利权人：苏州斯威特科技有限公司
申请日： 2021-06-16 - 公布日： 2022-05-06 - 主分类号： H04B1/405 文献下载
摘要：多频带LO生成器包括以PLL工作频率进行工作的锁相环(PLL)电路，其中，PLL工作频率在第一频带和第二频带之外。多频带LO生成器还包括多个倍频器，该多个倍频器耦接到PLL电路以扩展PLL工作频率并生成具有相对于频带在预定接近度内的频率的LO信号。
具有倍频器 lo 生成器扩展偏振毫米波频带相控阵

[发明专利]在电路中处理信号的方法和系统-CN200710193681.8有效
发明人：埃马努耶·弗朗茨斯卡克斯;乔治·斯费卡斯 -专利权人：美国博通公司
申请日： 2007-11-19 - 公布日： 2008-06-18 - 主分类号： H04L27/36 文献下载
摘要：本发明涉及使用两输入PLL的直接和极化调制的方法及系统。所生成的数字信号W_n和V_n共同带有输入数据信号U_n的信息内容，同时还对两输入模拟锁相环(PLL)的非理想性进行了补偿。数字信号W_n(其频率进行了适当的缩放)和V_n作为PLL的输入信号。反馈信号Y_n为数字信号，其对应于PLL产生的模拟反馈信号P_t。相应地，通过数字信号W_n和V_n，可自适应地控制PLL以适当地发送输入数据信号U_n。
电路处理信号方法系统

[发明专利]一种针对PLL的ATE测试电路及其测试方法-CN201010607240.X无效
发明人：毛鲁丁 -专利权人：北京国睿中数科技股份有限公司
申请日： 2010-12-27 - 公布日： 2012-07-11 - 主分类号： H03L7/08 文献下载
摘要：本发明公开了一种针对PLL电路的ATE测试电路及测试方法。该测试电路置于被测PLL电路的外围，包括：测试控制电路，测试开关，一个或一个以上的计数器，与每个计数器对应的比较器，测试结果输出电路。该测试方法包括：（1）配置PLL电路参数和测试控制电路；（2）启动测试开关；（3）计数器进行计数；（4）关闭测试开关；（5）比较器对计数器的输出数值与标准值进行比较；（6）输出测试结果。本发明的测试电路以模块为组织形式，可以在PLL运行过程中对其输出进行有效的测试，并判断PLL输出的正确性，在测试结束时直接输出测试结果，硬件开销小，控制简单，大大降低了ATE所使用的测试向量的复杂度和操作难度
一种针对 pll ate 测试电路及其方法

[发明专利]合成器模块-CN200610164076.3无效
发明人：小林浩纪 -专利权人：阿尔卑斯电气株式会社
申请日： 2006-12-07 - 公布日： 2007-06-13 - 主分类号： H03L7/08 文献下载
摘要：一种将基准信号除去用滤波器(4)连接在PLL电路用接地图案区域(7)与宽域接地图案区域(11)之间，防止基准信号向电压控制振荡器(1)返回的合成器模块。在绝缘基板(5)上面安装了电压控制振荡器(1)和PLL电路(2)，并且形成了电压控制振荡器用接地图案区域(6)和PLL电路用接地图案区域(7)，在绝缘基板(5)下面形成了宽域接地图案(11)，在绝缘基板(5)的上面还安装有PLL电路的基准信号除去用滤波器(4)，并形成滤波器用接地图案区域(10)，将滤波器(4)连接在PLL电路用接地图案区域(7)与滤波器用接地图案区域(10)之间，将滤波器用接地图案区域
合成器模块

[实用新型]一种消除基于光纤传输的VGA信号抖动的装置-CN201220690011.3有效
发明人：周潮义;周春雷;张坛 -专利权人：大连科迪视频技术有限公司
申请日： 2012-12-13 - 公布日： 2013-06-05 - 主分类号： H04N7/22 文献下载
摘要：本实用新型公开了一种消除基于光纤传输的VGA信号抖动的装置，所述装置包括：FPGA的内部FIFO、内部锁相环PLL1、内部计数器、外部VCXO压控晶振、外部锁相环、外部低通滤波器，RGB线、CLK线和HV线连接FPGA的内部FIFO，外部低通滤波器连接外部VCXO压控晶振，外部VCXO压控晶振连接内部锁相环PLL1，内部锁相环PLL1连接内部计数器，内部计数器通过FPGA的GPIO引脚连接外部锁相环PLL2，外部锁相环PLL2通过FPGA的GPIO引脚连接FPGA的内部FIFO。
一种消除基于光纤传输 vga 信号抖动装置

[实用新型]一种参考时钟的切换电路、PLL电路参考时钟及电子设备-CN202320658883.X有效
发明人：卢大鹏 -专利权人：重庆长安汽车股份有限公司
申请日： 2023-03-29 - 公布日： 2023-08-11 - 主分类号： H03L7/18 文献下载
摘要：本实用新型提供了一种参考时钟的切换电路、PLL电路参考时钟及电子设备，包括：模拟开关，以及与所述模拟开关的输入端连接的第一晶振与第二晶振；其中，在所述第一晶振与所述模拟开关之间的电路上还并联有切换模块；所述切换模块在所述第一晶振输出第一电平时，向所述模拟开关输出低电平信号，以使所述模拟开关导通所述第一晶振与PLL电路之间的回路；所述切换模块在所述第一晶振输出第二电平时，向所述模拟开关输出高电平信号，以使所述模拟开关导通所述第二晶振与所述PLL电路之间的回路。本实用新型涉及PLL电路领域。通过本实用新型提供的切换电路，实现PLL电路参考信号能够自适应切换的要求。
一种参考时钟切换电路 pll 电子设备

[实用新型]基于DAC的分离式调制电路及发信机-CN202222900586.X有效
发明人：陈雨莺;肖学美;王辉 -专利权人：长沙长科科技有限公司
申请日： 2022-11-01 - 公布日： 2023-04-18 - 主分类号： H04B1/04 文献下载
摘要：本实用新型公开了一种基于DAC的分离式调制电路及发信机，调制电路包括FPGA、DAC单元、调制器、PLL单元、滤波器和发射端口，FPGA生成数字信号,DAC单元将数字信号转换为IQ调制信号作为调制器的差分中频信号输入，DAC单元通过更换不同型号的DAC芯片来改变输出信号的bit位，从而调节信号输出质量，PLL单元给调制器提供本振信号，PLL单元通过更换不同型号的PLL芯片来改变信号输出频段，只需要更改PLL芯片的型号和
基于 dac 分离调制电路发信

[发明专利]调频接收器中基于干扰信号检测的自适应锁相环路带宽调整-CN201080017441.2有效
发明人：曾义;潘祖王;林义乡;杰里米·邓沃斯;普什帕·图卡哈;拉胡尔·爱普特 -专利权人：高通股份有限公司
申请日： 2010-04-26 - 公布日： 2012-04-04 - 主分类号： H04B1/10 文献下载
摘要：FM接收器内的频率合成器使用锁相环路PLL来产生本机振荡器LO信号。将所述LO信号供应到混频器。所述FM接收器还包括干扰信号检测功能性。如果未检测到干扰信号，那么将所述PLL的环路带宽设定成具有相对较高的值，借此有利于抑制带内残余FM。如果检测到干扰信号，那么将所述PLL的所述环路带宽设定成具有相对较低的值，借此有利于抑制带外SSB相位噪声。通过视是否检测到干扰信号而定自适应地改变环路带宽，可放宽对所述PLL内的支路的性能要求，同时仍满足带内残余FM要求及带外SSB相位噪声要求。通过允许所述PLL的VCO因环路带宽的所述自适应改变而产生更多相位噪声，可减少VCO功率消耗。
调频接收器基于干扰信号检测自适应环路带宽调整